[發(fā)明專利]一種3D非易失性存儲(chǔ)器及其制造方法和降低功耗的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201510834302.3
• 申請(qǐng)日: 2015-11-25
• 公開（公告）號(hào): CN105514113A
• 公開（公告）日: 2016-04-20
• 發(fā)明（設(shè)計(jì)）人: 景蔚亮;陳邦明
• 申請(qǐng)（專利權(quán)）人: 上海新儲(chǔ)集成電路有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L21/8247;G11C16/34
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 俞滌炯

1.一種3D非易失性存儲(chǔ)器，其特征在于，所述3D非易失性存 儲(chǔ)器的硅襯底是FDSOI。

2.如權(quán)利要求1所述的3D非易失性存儲(chǔ)器，其特征在于，包 括硅襯底、埋氧層、單晶硅頂層和存儲(chǔ)陣列，所述埋氧層被配置為充 當(dāng)所述硅襯底和所述單晶硅頂層之間的絕緣層；所述單晶硅頂層被配 置為實(shí)現(xiàn)所述3D非易失性存儲(chǔ)器的外圍CMOS邏輯電路。

3.一種如權(quán)利要求1或2所述的3D非易失性存儲(chǔ)器的制造方 法，其特征在于，所述存儲(chǔ)陣列和所述外圍CMOS邏輯電路由相同 或不同的制造工廠生產(chǎn)。

4.一種基于如權(quán)利要求1或2所述的3D非易失性存儲(chǔ)器的降 低功耗的方法，其特征在于，通過調(diào)節(jié)背柵電壓，使晶體管能在更低 的電壓下正常工作。