[發明專利]一種高精度時鐘產生裝置

有效

• 申請號: 201510830769.0
• 申請日: 2015-11-26
• 公開（公告）號: CN105530002B
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 陳艷
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種時鐘產生裝置，時鐘產生裝置包括：基準電壓產生模塊和振蕩電路模塊；基準電壓產生模塊，由晶體管MP3、自動校驗電路控制模塊和電阻R1組成；自動校驗電路控制模塊由晶體管MN3、MN4、MN5、Switch1、Switch2組成；振蕩電路模塊由晶體管MN1、MN2、MP1、MP2；電容C1、C2；比較器COMP1、COMP2；D觸發器FF組成。

技術領域

本發明涉及芯片系統的內部時鐘實現技術，尤其涉及一種集成電路設計領域的時鐘產生裝置

背景技術

芯片系統的內部時鐘實現方式，主要包括以下三類：一、外部晶體振蕩器提供；二、內部振蕩器提供；三、從數據恢復時鐘提供。智能卡芯片是對成本要求很高的一類芯片，而上面提到的三類時鐘實現方式對于這類產品不是都能適用，其中，方式一成本太高，方式三電路實現代價大、功耗高。所以方式二是智能卡芯片中常采用的時鐘產生方式。但方式二的缺點是隨工藝角、電壓、溫度變化太大，使有的芯片能工作在很高頻率，有些芯片工作頻率又很低，使芯片的一致性很差，影響用戶體驗。所以高精度、低功耗的內部振蕩器成為研究的一個重要課題。

發明內容

為解決現有存在的技術問題，本發明實施例期望提供一種時鐘產生裝置和自動校驗電路控制模塊。

為實現上述發明目的，本發明實施例采用以下方式來實現：

本發明實施例提供了一種時鐘產生裝置，所述裝置包括：基準電壓產生模塊和振蕩電路模塊，

基準電壓產生模塊，由晶體管MP3、自動校驗電路控制模塊和電阻R1組成；晶體管MP3的漏極接電源VDD，源極接電阻R1，柵極接地；電阻R1的另一端接自動校驗電路控制模塊的VRFE端口；自動校驗電路控制模塊輸出VREF給振蕩電路模塊提供比較電壓；

自動校驗電路控制模塊由晶體管MN3、MN4、MN5、Switch1、Switch2組成；晶體管MN3的漏極接地VSS，源極和柵極一起接到VREF；晶體管MN4的漏極接Switch1，源極和柵極一起接到VREF；晶體管MN5的漏極接Switch2，源極和柵極一起接到VREF；

振蕩電路模塊由晶體管MN1、MN2、MP1、MP2；電容C1、C2；比較器COMP1、COMP2；D觸發器FF組成；晶體管MP1的漏極接電源VDD，晶體管MP1源極與晶體管MN1的源極相接結點名稱為VC1，晶體管MP1柵極與晶體管MN1的柵極相接接到D觸發器FF的輸出Q非端，晶體管MN1的漏極接晶體管MN4的源極，晶體管MN4的漏極接地VSS，晶體管MN4的柵極接VREF；晶體管MP2的漏極接電源VDD，晶體管MP2源極與晶體管MN2的源極相接結點名稱為VC2，晶體管MP2柵極與晶體管MN2的柵極相接接到D觸發器FF的輸出Q端，晶體管MN2的漏極接晶體管MN5的源極，晶體管MN5的漏極接地VSS，晶體管MN5的柵極接VREF。

上述方案中，晶體管MP3管與電阻R1串聯，二者溫度系數相反。

上述方案中，振蕩電路模塊中電容C1和C2的放電前后電壓差與VDD相關，電容C1和C2放電電流也與VDD相關。

本發明實施例還提供了一種自動校驗電路控制模塊，由晶體管MN3、MN4、MN5、Switch1、Switch2組成；

晶體管MN3的漏極接地VSS，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口；晶體管MN4的漏極接Switch1，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口；晶體管MN5的漏極接Switch2，源極和柵極一起接到自動校驗電路控制模塊的VRFE端口。

上述方案中，通過開關Switch1和Switch2導通和斷開，改變偏置電流大小，從而改變電流鏡像比，來調節輸出頻率，校準工藝偏差引起的頻率偏差。