[發明專利]一種高精度時鐘產生裝置

有效

• 申請號: 201510830769.0
• 申請日: 2015-11-26
• 公開（公告）號: CN105530002B
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 陳艷
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高精度時鐘產生裝置，其特征在于，所述裝置包括：基準電壓產生模塊和振蕩電路模塊，

基準電壓產生模塊，由晶體管MP3、自動校驗電路控制模塊和電阻R1組成；晶體管MP3的漏極接電源VDD，源極接電阻R1，柵極接地；電阻R1的另一端接自動校驗電路控制模塊的VRFE端口；自動校驗電路控制模塊輸出VREF給振蕩電路模塊提供比較電壓；

自動校驗電路控制模塊由晶體管MN3、MN4、MN5、Switch1、Switch2組成；晶體管MN3的漏極接地VSS，源極和柵極一起接到VREF；晶體管MN4的漏極接Switch1，源極和柵極一起接到電阻R1的另一端；振蕩電路模塊由晶體管MN1、MN2、MP1、MP2；電容C1、C2；比較器COMP1、COMP2；D觸發器FF組成；晶體管MP1的漏極接電源VDD，晶體管MP1源極與晶體管MN1的源極相接結點名稱為VC1，晶體管MP1柵極與晶體管MN1的柵極相接接到D觸發器FF的輸出Q非端，晶體管MN1的漏極接晶體管MN4的源極，晶體管MN4的漏極接地VSS，晶體管MN4的柵極接VREF；晶體管MP2的漏極接電源VDD，晶體管MP2源極與晶體管MN2的源極相接結點名稱為VC2，晶體管MP2柵極與晶體管MN2的柵極相接接到D觸發器FF的輸出Q端，晶體管MN2的漏極接晶體管MN5的源極，晶體管MN5的漏極接地VSS，晶體管MN5的柵極接VREF。

2.根據權利要求1所述的一種高精度時鐘產生裝置，其特征在于，晶體管MP3管與電阻R1串聯，二者溫度系數相反，減小了輸出時鐘受溫度影響因素，提高輸出時鐘的精度。

3.根據權利要求1所述時鐘產生裝置，其特征在于，振蕩電路模塊中電容C1和C2的放電電流的產生電壓VDD-VREF和電容沖放電前后的電壓變化VDD-VREF相等，這樣放電時間與電源電壓VDD和比較電壓VREF無關，減小了輸出時鐘受電源電壓影響因素，提高了輸出時鐘精度。

4.根據權利要求1所述一種高精度時鐘產生裝置，其特征在于，所述自動校驗電路控制模塊通過開關Switch1和Switch2導通和斷開，改變偏置電流大小，從而改變電流鏡像比，來調節輸出頻率，校準工藝偏差引起的頻率偏差。