[發明專利]薄膜晶體管結構及制造方法

在審

• 申請號: 201510796665.2
• 申請日: 2015-11-18
• 公開（公告）號: CN105448932A
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 張占東;趙瑜;陳辰;張嘉偉
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

技術領域

本發明是有關于薄膜晶體管(ThinFilmTransistor,TFT)結構及制造方法，且特別是適用于低溫多晶硅(LowTemperaturePoly-silicon(LTPS))制程的薄膜晶體管結構，具有增加的儲存電容器(Cst)。

背景技術

在低溫多晶硅制程的薄膜晶體管液晶顯示器(LiquidCrystalDisplay(LCD))中，儲存電容器主要是由共同電極(Com)和像素電極(Pixel)所構成。共同電極和像素電極一般是由透明的氧化銦錫IndiumTinOxide(ITO)所制成。伴隨著高像素的產品的開發，像素電極的充電時間愈來愈短，而其尺寸也愈來愈小，導至儲存電容器充電不足，進而影響畫面質量。

參考圖1，為一習用依低溫多晶硅制程的薄膜晶體管結構100，包括有一玻璃基層(glasslayer)102、一緩沖層(bufferlayer)104、一有源層106由半導體材料所制成、一柵極絶緣(gateinsulation)層108、一柵極(gate)層110、一內部介電層(ILD)112、一源/漏極(SD)層114、一有機材料(organic)層116、一共同電極(COM)層118、一鈍化(passivation(PV))層120和一像素電極(pixel)層122。其中，該共同電極層118和像素電極層122皆是由透明的氧化銦錫所制成。一儲存電容器Cst是由該共同電極層118和像素電極層122所構成。如此的單一儲存電容器構造無法符合高解析屏幕日益增加像素數量的要求。

發明內容

本發明是一適用于低溫多晶硅(LowTemperaturePoly-silicon(LTPS))制程的薄膜晶體管結構，其具有二個儲存電容器。依據本發明的教導，該薄膜晶體管結構，包括有一玻璃基層，一有源層位在該玻璃基層的上方，一柵極層位該有源層的上方，包括有一柵極位在該有源層的正上方和一獨立電極，一源/漏極層位在該柵極層的上方，具有一源極和該有源層相連接，一漏極和該有源層相連接，和第一導電材料和該獨立電極相連接，該漏極有一橫向延伸部位在該獨立電極的上方；一共同電極位在該源/漏極層的上方，具有一第二導電材料和該第一導電材料相連接；及一像素電極層位在該源/漏極層的上方，具有一像素電極和該漏極相連接，該像素電極和該共同電極構成一第一儲存電容器，該漏極橫向延伸部和該獨立電極構成一第二儲存電容器。

系據本發明的進一步教導，該薄膜晶體管結構進一步包括有一緩沖層位于該玻璃基層和該有源層之間。

依據本發明的另一教導，該薄膜晶體管結構進一步包括有一柵極絶緣層位在該緩沖層之上并包覆該有源層在其中。

再者，依本發明的教導，該薄膜晶體管結構進一步包括有一內部介電層位在該柵極絶緣層之上并包覆該柵極和獨立電極在其中，該源極和該漏極系向下延伸穿過該內部介電層和該柵極絶緣層來和該有源層相連接。

同時，依據本發明的教導，該薄膜晶體管結構之該柵極系位在該源極和漏極之間。

進一步地，依據本發明的薄膜晶體管結構，進一步包括有一有機材料層位在該內部介電層上方并包覆該源極、漏極橫向延伸部和該第一導電材料在其中，該共同電極層系形成在該有機材料層上，該第二導電材料系向下延伸穿過該有機材料層來和該第一導電材料相連接。

最后，依據本發明的薄膜晶體管結構，進一步包括有一鈍化層位在該共同電極層的上方并覆蓋該共同電極層在其中，該像素電極層系住在該鈍化層之上，該像素電極系向下延伸穿過該鈍化層來和該漏極相連接。

附圖說明

本發明在此藉由僅為范例的方式，參照附圖來被說明，其中：

圖1系一剖面圖，其顯示一依據習用技術所制成的低溫多晶硅薄膜晶體管結構；

圖2系一剖面圖，其顯示一依據本發明所制成的低溫多晶硅薄膜晶體管結構；

圖3系一剖面圖，其顯示一制造本發明之低溫多晶硅薄膜晶體管結構之第一～五步驟；

圖4系一剖面圖，其顯示一制造本發明之低溫多晶硅薄膜晶體管結構之第六～七步驟；

圖5系一剖面圖，其顯示一制造本發明之低溫多晶硅薄膜晶體管結構之第八步驟；

圖6系一剖面圖，其顯示一制造本發明之低溫多晶硅薄膜晶體管結構之第九步驟；及

圖7系一剖面圖，其顯示一制造本發明之低溫多晶硅薄膜晶體管結構之第十步驟。

較佳實施例說明