[發明專利]一種基于五層SOI硅片的MEMS單片集成方法

有效

• 申請號: 201510769734.0
• 申請日: 2015-11-12
• 公開（公告）號: CN105293423B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 張照云;唐彬;蘇偉;陳穎慧;彭勃;高揚;熊壯
• 申請（專利權）人: 中國工程物理研究院電子工程研究所
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81B7/02;B81C1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于微電子機械系統微加工技術領域，特別涉及一種五層絕緣體上的硅（Silicon on insulator，SOI）微電子機械系統（Micro-electromechanical Systems，MEMS）的單片集成方法。

背景技術

近幾年，MEMS技術得到了快速的發展，在很多領域都具有廣闊的應用空間。將MEMS結構與驅動、檢測、信號處理電路集成在一塊芯片上能夠減小信號傳輸損耗，降低電路噪聲，抑制電路寄生電容的干擾，能夠實現高信噪比，提高測量精度，也能有效減小功耗和體積。國外采用表面工藝已經成功將電路與MEMS結構集成到單芯片上，但表面工藝質量塊厚度小，薄膜應力大、犧牲層結構釋放困難，很難滿足高性能慣性傳感器的要求。體硅MEMS工藝質量塊大，結構深寬比高，能夠實現高性能的MEMS傳感器，但體硅MEMS工藝與CMOS工藝集成困難，國際上尚沒有成熟的體硅MEMS與電路的單芯片集成方案。

專利申請號為：200410049792.8的專利“一種將CMOS電路與體硅MEMS單片集成的方法”，在采用Post-CMOS技術的同時又采用了體硅MEMS工藝，能制作出較大的質量塊和高的結構深寬比，而且可以采用單晶硅作為MEMS結構材料，減少了結構中的應力問題，增加了電容式傳感器的慣性質量和檢測電容，從而提高了MEMS傳感器的靈敏度，對MEMS集成的發展和產業化具有重要的意義。但是采用上述方法，MEMS結構跟電路的隔離比較困難，且MEMS結構區厚度均勻性很難控制。

專利申請號為201210110743.5 的專利“一種SOI MEMS單片集成方法”，該方法同樣采用Post-CMOS技術和體硅MEMS工藝，能制作出較大的質量塊和高的結構深寬比，但是該方法MEMS結構跟電路采用空氣隔離槽進行電氣隔離，隔離槽的加工也比較困難。

以上兩種方法所制作的電路跟采用普通單晶硅片制作的電路相同，不能利用SOI材料在電路中的抗輻射、低功耗、耐高溫等優點。

發明內容

針對現有技術的不足，本發明的目的是提供一種一種基于五層SOI硅片的MEMS單片集成方法滿足了高性能慣性MEMS傳感器的要求。

一種基于五層SOI硅片的MEMS單片集成方法，所述集成方法包括以下步驟：

S1，利用五層SOI硅片，在SOI硅片電路層上采用標準的SOI CMOS工藝完成集成電路的制作；

S2，在SOI硅片電路層上淀積鈍化層用于保護所述集成電路，去掉MEMS結構區域的鈍化層；

S3，在SOI硅片襯底層表面光刻形成掩膜，刻蝕襯底層硅，直至暴露出SOI硅片中的第一絕緣層；

S4，刻蝕SOI硅片襯底層暴露出的第一絕緣層；

S5，在SOI硅片電路層的表面上光刻，刻蝕SOI硅片電路層的硅以及暴露出的第二絕緣層，暴露出結構層，形成MEMS結構區；

S6，在SOI硅片電路層表面以及暴露出的結構層表面光刻，濺射鈦層和鋁層，光刻腐蝕得到MEMS結構區與集成電路之間的金屬連線；

S7，在SOI硅片電路層表面以及暴露出的結構層表面光刻，定義MEMS結構圖形，采用DRIE各向異性刻蝕，刻蝕結構層，得到MEMS結構；

S8，裂片、封裝、測試。

優選地,所述步驟S1中的五層SOI硅片包括電路層、結構層、襯底層、位于電路層和結構層之間的第二絕緣層以及位于結構層和襯底層之間的第一絕緣層，且電路層中單晶硅層較薄，用于制作SOI CMOS集成電路。

優選地，所述第二絕緣層和第一絕緣層中包含二氧化硅。

本發明的技術方案具有以下有益效果：