[發(fā)明專利]一種基于五層SOI硅片的MEMS單片集成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201510769734.0 | 申請(qǐng)日： | 2015-11-12 |
| 公開(kāi)（公告）號(hào)： | CN105293423B | 公開(kāi)（公告）日： | 2017-05-24 |
| 發(fā)明（設(shè)計(jì)）人： | 張照云;唐彬;蘇偉;陳穎慧;彭勃;高揚(yáng);熊壯 | 申請(qǐng)（專利權(quán)）人： | 中國(guó)工程物理研究院電子工程研究所 |
| 主分類號(hào)： | B81B7/00 | 分類號(hào)： | B81B7/00;B81B7/02;B81C1/00 |
| 代理公司： | 暫無(wú)信息 | 代理人： | 暫無(wú)信息 |
| 地址： | 621900*** | 國(guó)省代碼： | 四川;51 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 soi 硅片 mems 單片 集成 方法 | ||
1.一種基于五層SOI硅片的MEMS單片集成方法，其特征在于,所述集成方法包括以下步驟：
S1，利用五層SOI硅片，在SOI硅片電路層（1）上采用標(biāo)準(zhǔn)的SOI CMOS工藝完成集成電路（6）的制作；
S2，在SOI硅片電路層（1）上淀積鈍化層（7）用于保護(hù)所述集成電路（6），去掉MEMS結(jié)構(gòu)區(qū)域的鈍化層（7）；
S3，在SOI硅片襯底層（5）表面光刻形成掩膜，刻蝕襯底層硅，直至暴露出SOI硅片中的第一絕緣層（4）；
S4，刻蝕SOI硅片襯底層（5）暴露出的第一絕緣層（4）；
S5，在SOI硅片電路層（1）的表面上光刻，刻蝕SOI硅片電路層（1）的硅以及暴露出的第二絕緣層（2），暴露出結(jié)構(gòu)層（3），形成MEMS結(jié)構(gòu)區(qū)；
S6，在SOI硅片電路層（1）表面以及暴露出的結(jié)構(gòu)層（3）表面光刻，濺射鈦層和鋁層，光刻腐蝕得到MEMS結(jié)構(gòu)區(qū)與集成電路之間的金屬連線（8）；
S7，在SOI硅片電路層（1）表面以及暴露出的結(jié)構(gòu)層（3）表面光刻，定義MEMS結(jié)構(gòu)圖形，采用DRIE各向異性刻蝕，刻蝕結(jié)構(gòu)層（3），得到MEMS結(jié)構(gòu)（9）；
S8，裂片、封裝、測(cè)試。
2.根據(jù)權(quán)利要求1所述的基于五層SOI硅片的MEMS單片集成方法，其特征在于，所述步驟S1中的五層SOI硅片包括電路層（1）、結(jié)構(gòu)層（3）、襯底層（5）、位于電路層（1）和結(jié)構(gòu)層（3）之間的第二絕緣層（2）以及位于結(jié)構(gòu)層（3）和襯底層（5）之間的第一絕緣層（4），且電路層（1）中單晶硅層較薄，用于制作SOI CMOS集成電路。
3.根據(jù)權(quán)利要求1或2任意一項(xiàng)所述的基于五層SOI硅片的MEMS單片集成方法，其特征在于，所述第二絕緣層（2）和第一絕緣層（4）包含二氧化硅。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)工程物理研究院電子工程研究所，未經(jīng)中國(guó)工程物理研究院電子工程研究所許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201510769734.0/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
