[發(fā)明專利]FPGA器件測試模型建立方法

在審

• 申請?zhí)枺?/td>: 201510735566.3
• 申請日: 2015-11-02
• 公開（公告）號: CN105259444A
• 公開（公告）日: 2016-01-20
• 發(fā)明（設(shè)計）人: 張俊;袁云華;羅向陽;陳章濤;李先亞;趙永興;簡力;宋芳;楊怡
• 申請（專利權(quán)）人: 湖北航天技術(shù)研究院計量測試技術(shù)研究所
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 武漢開元知識產(chǎn)權(quán)代理有限公司 42104
• 代理人: 徐祥生

技術(shù)領(lǐng)域

本發(fā)明涉及測試模型的建立方法，具體而言是FPGA器件測試模型建立方法。

背景技術(shù)

FPGA器件(現(xiàn)場可編程門陣列)具有性能好、規(guī)模大、可重復編程、開發(fā)投資小等優(yōu)點，已成為各種電子產(chǎn)品不可或缺的重要部件。由于市場上的假冒翻新器件越來越多，嚴重降低了FPGA的使用可靠性，致使用戶在FPGA器件入廠驗收前必須進行測試。

通常，對于FPGA器件的測試，需要獲取廠家設(shè)計驗證和生產(chǎn)的測試向量，采用邊界掃描的方法，通過邊界掃描控制和邊界掃描數(shù)據(jù)鏈來完成器件的功能測試。但是，測試向量作為生產(chǎn)廠商的核心機密，難以獲取，而且這種方法只能完成功能測試，而不能進行直流參數(shù)的測試。

在沒有生產(chǎn)廠商的圖形向量情況下，普遍采用基于實際應(yīng)用的編程測試方法，即根據(jù)用戶的實際需求設(shè)計編程后，將FPGA器件作為一個專用的電路來測試。但是由于編程內(nèi)容的保密問題，有時候很難做到，而且，該方法也不適用于入廠前的大批量測試。

為此，本發(fā)明提出一種FPGA器件測試模型建立方法，用該方法建立的FPGA器件測試模型能方便、快捷地模擬出生產(chǎn)廠商設(shè)計驗證和生產(chǎn)的測試向量，從而實現(xiàn)對FPGA器件的自動測試。

發(fā)明內(nèi)容

本發(fā)明的目的是提出一種FPGA器件測試模型建立方法。

為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

FPGA器件測試模型的建立方法，包括以下步驟：

S1.建立單個邏輯單元的測試模型：

S11.將邏輯單元內(nèi)部的查找表配置為四輸入邏輯門；

S12.將邏輯單元內(nèi)部的可編程寄存器配置成觸發(fā)器；

S13.將所述四輸入邏輯門與觸發(fā)器級聯(lián)，形成單個邏輯單元的測試模型；

S2.建立I/O管腳的雙向復用測試模型：

S21.選擇FPGA的一個全局管腳作為方向端，控制I/O管腳的輸入/輸出狀態(tài)；

S22.選擇FPGA的一個普通I/O管腳，連接到模型的I/O端；

S23.將所述四輸入邏輯門的輸入連接到模型的I端，將所述觸發(fā)器的輸出連接到模型的O端，形成I/O管腳的雙向復用測試模型；

S3.將步驟S1所述的邏輯單元模型與步驟S2所述的I/O管腳模型進行級聯(lián)：

S31.當邏輯單元數(shù)量是I/O管腳數(shù)量的整數(shù)倍時，按照管腳的數(shù)量將邏輯單元平分，然后再級聯(lián)，使FPGA內(nèi)部邏輯單元和I/O管腳的使用覆蓋率達到100％；

S32.當邏輯單元數(shù)量不是I/O管腳數(shù)量的整數(shù)倍時，按下述步驟進行級聯(lián)：

S321.按下列公式確定每個級聯(lián)鏈中邏輯單元初始數(shù)量A：

Int(NM)=A]]>

公式中：M為雙向I/O管腳數(shù)量，N為邏輯單元數(shù)量，N>M，且N不能被M整除；

S322.選擇兩種級聯(lián)鏈，分別包含A個邏輯單元和(A+1)個邏輯單元，將所述邏輯單元初始數(shù)量A代入下列方程組，求出包含A個邏輯單元的第一級聯(lián)鏈的個數(shù)X和包含(A+1)個邏輯單元的第二級聯(lián)鏈的個數(shù)Y：

X+Y=MX×A+Y×(A+1)=N]]>

方程組中：M為雙向I/O管腳數(shù)量，N為邏輯單元數(shù)量；

S323.將FPGA內(nèi)部全部邏輯單元和I/O管腳配置成X串A個邏輯單元的級聯(lián)鏈和Y串(A+1)個邏輯單元的級聯(lián)鏈，使FPGA內(nèi)部邏輯單元和I/O管腳的使用覆蓋率達到100％；