[發明專利]陣列基板及制作方法、液晶顯示面板

在審

• 申請號: 201510732914.1
• 申請日: 2015-11-02
• 公開（公告）號: CN105242435A
• 公開（公告）日: 2016-01-13
• 發明（設計）人: 林建宏;李亞鋒
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G02F1/1333
• 分類號: G02F1/1333;G02F1/1343;G02F1/1362
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 張文娟;朱繪

技術領域

本發明涉及液晶顯示技術領域，具體地說，涉及一種陣列基板及制作方法、液晶顯示面板。

背景技術

由于低溫多晶硅LTPS具有高遷移率的優點，在進行像素設計時，采用LTPS制作的TFT開關的寬長比就可以設計的很小，從而有利于實現更高PPI(PixelsPerInch，每英寸所擁有的像素數目)產品的設計。近些年來，由于采用LTPS的觸控面板制程簡單、液晶盒整體的厚度減小而受到各家面板廠的青睞。可是當PPI增加時，像素面積就會明顯減小。那么對單個像素而言，其對應的存儲電容也會隨之變小。隨著存儲電容的減小，像素對電荷的存儲能力就會變弱，當TFT發生漏電時，就會嚴重影響液晶顯示面板的顯示效果。

發明內容

為解決以上問題，本發明提供了一種陣列基板及制作方法、液晶顯示面板，用以增加陣列基板的像素中的存儲電容值。

根據本發明的一個方面，提供了一種陣列基板，包括：

基底；

第一鈍化層，其設置于所述基底上；

觸控信號層，其設置于所述第一鈍化層上；

第二鈍化層，其設置于所述觸控信號層和裸露的第一鈍化層上；

第一電極層，其設置于所述第二鈍化層上；

第三鈍化層，其設置于所述第一電極層和裸露的第二鈍化層上；

第二電極層，其設置于所述第三鈍化層上。

根據本發明的一個實施例，所述第一電極層為像素電極層，所述第二電極層為公共電極層。

根據本發明的一個實施例，所述第一電極層為公共電極層，所述第二電極層為像素電極層。

根據本發明的一個實施例，所述觸控信號層與所述像素電極層具有重合區域，其通過貫通所述第二鈍化層、所述第一電極層和所述第三鈍化層的過孔與所述公共電極層連通。

根據本發明的一個實施例，所述觸控信號層與所述像素電極層具有重合區域，其通過貫通所述第二鈍化層的過孔與所述公共電極層連通。

根據本發明的一個實施例，所述第一電極層中的電極為面狀電極，所述第二電極層中的電極為條狀電極。

根據本發明的一個實施例，所述基底包括：

遮光層，其設置于基板上；

第一絕緣層，其設置于所述遮光層和裸露的基板上；

多晶硅主動層，其設置于所述第一絕緣層上；

第二絕緣層，其設置于所述多晶硅主動層和裸露的第一絕緣層上；

柵極層，其設置于所述第二絕緣層上，用以形成薄膜晶體管的柵極；

第三絕緣層，其設置于所述柵極層和裸露的第二絕緣層上；

信號層，其設置于所述第三絕緣層上，用以形成薄膜晶體管的源極和漏極及與所述源極和漏極連接的信號線；

平坦層，其設置于所述信號層和裸露的第三絕緣層上，

其中，所述源極通過貫通所述平坦層、所述第一鈍化層、所述觸控信號層和所述第二鈍化層的過孔與所述像素電極層連通。

根據本發明的一個實施例，所述基底包括：

遮光層，其設置于基板上；

第一絕緣層，其設置于所述遮光層和裸露的基板上；

多晶硅主動層，其設置于所述第一絕緣層上；

第二絕緣層，其設置于所述多晶硅主動層和裸露的第一絕緣層上；

柵極層，其設置于所述第二絕緣層上，用以形成薄膜晶體管的柵極；

第三絕緣層，其設置于所述柵極層和裸露的第二絕緣層上；

信號層，其設置于所述第三絕緣層上，用以形成薄膜晶體管的源極和漏極及與所述源極和漏極連接的信號線；

平坦層，其設置于所述信號層和裸露的第三絕緣層上，

其中，所述源極通過貫通所述平坦層、所述第一鈍化層、所述觸控信號層、所述第二鈍化層、所述第一電極層和所述第三鈍化層的過孔與所述像素電極層連通。

根據本發明的另一個方面，還提供了一種用于以上任一項所述陣列基板的制作方法，包括：

在基板上形成遮光層；

在所述遮光層和裸露的基板上形成第一絕緣層；

在所述第一絕緣層上形成多晶硅主動層；

在所述多晶硅主動層和裸露的第一絕緣層上形成第二絕緣層；

在所述第二絕緣層上形成與所述多晶硅主動層對應的柵極層，用以形成薄膜晶體管的柵極；

在所述柵極層和裸露的第二絕緣層上形成第三絕緣層；

在所述第三絕緣層上形成信號層，用以形成薄膜晶體管的源極和漏極及與所述源極和漏極連接的信號線；