[發明專利]半導體封裝

有效

• 申請號: 201510711123.0
• 申請日: 2012-07-31
• 公開（公告）號: CN105261573B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 林子閎;黃清流;童耿直
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/498
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;戈曉美

本發明公開一種半導體封裝。所述半導體封裝包括基板；第一導線，設置于所述基板上；半導體芯片，設置于所述第一導線的上方；以及阻焊層，所述阻焊層的一部分與所述第一導線的一部分兩者共同具有T形剖面。本發明所公開的半導體封裝，可改善現有技術中的在覆晶填充材料和導線之間發生的覆晶填充材料分層的問題。

本發明為申請號“201210270189.7”，名稱為“半導體封裝”，申請日為2012年7月31日，優先權日為2011年12月21日的發明申請的分案申請。

技術領域

本發明有關于一種半導體封裝，特別是有關于一種覆晶封裝體的阻焊層設計。

背景技術

對現有技術中的覆晶封裝體而言，眾所周知覆晶填充材料(underfill)通過大幅降低導電凸塊的應力的方式來保護導電凸塊。然而，覆晶填充材料本身會遭受剪應力(shear stress)或掀拉應力(peeling stress)，因而會導致失效模式(failure mode)。舉例來說，具有空隙(voids)或微裂縫(microcracks)的有瑕疵的覆晶填充材料，在高低溫循環條件(under temperature cycling condition)下會導致裂縫(cracks)或分層(delamination)等問題。

因為有機覆晶填充材料和無機導線(inorganic conductive trace)之間的熱膨脹系數(coefficient of thermal expansion，CTE)的不匹配，所以會在例如覆晶填充材料和導線的兩種材料的界面產生分層(delamination)，而上述分層為失效模式的其中一種。當覆晶填充材料分層產生時，因為覆晶填充材料的保護能力喪失和覆晶填充材料分層造成應力上升(stress concentration arising)，而通常導致導電凸塊產生疲勞裂縫(fatiguecrack)。

在本技術領域中，需要一種不具有覆晶填充材料分層問題的新的覆晶封裝體。

發明內容

由此，本發明的目的在于提供改良式的半導體封裝，以解決覆晶填充材料分層的問題。

一種半導體封裝的范例實施方式，包括：基板；第一導線，設置于所述基板上；半導體芯片，設置于所述第一導線的上方；以及阻焊層，所述阻焊層的一部分與所述第一導線的一部分兩者共同具有T形剖面。

一種半導體封裝的另一范例實施方式，包括：基板；第一導線，。

一種半導體封裝的另一范例實施方式，包括：基板；第一導線，設置于所述基板上；第二導線，設置于所述基板上；半導體芯片，設置于所述第一導線的上方；阻焊層，所述阻焊層的一部分覆蓋所述第一導線的一部分，所述阻焊層不覆蓋所述第二導線的任何一個部分。

本發明所公開的半導體封裝，可改善現有技術中的在覆晶填充材料和導線之間發生的覆晶填充材料分層的問題。

對于已經閱讀后續由各附圖及內容所顯示的較佳實施方式的本領域的技術人員來說，本發明的各目的是明顯的。

附圖說明

圖1本發明一實施例的半導體封裝的俯視圖。

圖2為沿圖1的A-A'切線的剖視圖。

圖3為沿圖1的B-B'切線的剖視圖。

圖4為本發明另一實施例的半導體封裝的俯視圖。

圖5為沿圖4的A-A'切線的剖視圖。

圖6為沿圖4的B-B'切線的剖視圖。

具體實施方式