[發明專利]用于選擇性地釋放調試接口的設備

有效

• 申請號: 201510680948.0
• 申請日: 2015-07-21
• 公開（公告）號: CN105404829B
• 公開（公告）日: 2019-03-08
• 發明（設計）人: M·伯克爾坎普;M·德萊斯勒
• 申請（專利權）人: 帝斯貝思數字信號處理和控制工程有限公司
• 主分類號: G06F21/76
• 分類號: G06F21/76
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉盈

本發明的技術方案是一種用于禁止對第一可編程的硬件構件進行配置的設備，所述設備具有第一可編程的硬件構件、第二可編程的硬件構件和開關元件(3)，其中，第一可編程的硬件構件具有：配置接口(5)，其構造用于配置第一可編程的硬件構件的邏輯電路(4)；數據接口(7)，其構造用于使所述邏輯電路(4)和第二可編程的硬件構件通信；調試接口(8)，其構造用于調試和配置邏輯電路(4)；和配置監視接口(9)，其構造用于用信號表示邏輯電路(4)的配置過程，其中，開關元件(3)與調試接口(8)連接和構造，使得在配置過程期間能夠禁止對調試接口(8)的訪問。

發明內容

本發明涉及用于禁止可編程的硬件構件、特別是PLD或者處理器的配置或者編程的設備和方法。

背景技術

PLD、即可編程邏輯器件是數字技術的集成電路，在其中，能夠對邏輯電路進行編程或者配置。為此PLD具有配置接口，借助所述配置接口能夠配置PLD內的邏輯電路，這樣為PLD和布線中的各個通用塊的基礎的功能方式互相具體地確定通過邏輯電路呈現的結構準則。屬于PLD的特別是有FPGA即現場可編程門陣列和CPLD即復合可編程邏輯器件。

處理器是數字技術的集成電路，在其中在很大程度上固定布線地存在邏輯電路并且在其中通過運行軟件能夠編程或者配置邏輯功能。為此處理器具有用于運行軟件或者操作所運行的軟件的配置接口。

所謂可編程的硬件構件以下理解為處理器、PLD或者兩者的組合。所謂邏輯以下理解為處理器內的軟件或者PLD內的邏輯電路。

可編程的硬件構件除用于配置該硬件構件的配置接口外多具有另外一個調試接口，所述調試接口主要可以用于調試可編程的硬件構件中被編程的邏輯電路，然而同樣允許配置該邏輯電路。

一些模型也不具有分開的配置接口，因為在制造商處僅通過調試接口設置邏輯電路的配置。在這種情況下，可以借助一個在該硬件構件外部實現的電路提供一個分開的配置接口和一個分開的調試接口。例如可以將調試接口與一個開關連接，該開關設置用于，將調試接口選擇性地與一個第一外部接口或者一個第二外部接口連接，其中，第一外部接口設置用于編程可編程的硬件構件，而第二外部接口給用戶提供用于調試在該可編程的硬件構件中編程的邏輯電路，并且其中，該開關設置用于，在該硬件構件的編程過程期間連接調試接口與第一外部接口，并且當不發生該硬件構件的編程過程時連接調試接口與第二外部接口。對于該要求保護的發明無關緊要的是，某個配置接口和某個調試接口通過該可編程的硬件構件原來作為相應分開的接口提供，還是這借助設置在該硬件構件外部的電路而發生。

如果現在要禁止通過某個用戶對可編程硬件構件進行配置，則可以首先禁止該用戶對配置接口的訪問。然而如果該用戶應該獲得調試可編程硬件構件的邏輯電路的可能性，則必須釋放調試接口。然而這在于是也在由現有技術已知的構造形式的情況下意味著，該用戶不僅能夠調試可編程硬件構件，而且也能夠對它進行配置或者編程。

然而在確定的情況下不希望通過調試接口對可編程的硬件構件進行編程，例如當第一可編程的硬件構件、特別是FPGA與第二可編程的硬件構件、特別是處理器耦合時。這種設置在現有技術中例如由用于實時模擬復雜的物理和電子系統的計算機系統中所已知。在那里，這種設置能夠使處理器將確定的、尤其是時間特別關鍵的計算過程向FPGA轉達。