[發明專利]三維半導體器件及其制造方法

有效

• 申請號: 201510680212.3
• 申請日: 2015-10-19
• 公開（公告）號: CN105355602B
• 公開（公告）日: 2018-09-18
• 發明（設計）人: 霍宗亮;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11551;H01L29/423
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種三維半導體器件，包括多個存儲單元，多個存儲單元的每一個包括：

溝道層，沿垂直于襯底表面的方向分布；

底部柵極導電層，位于第一絕緣層堆疊中，分布在溝道層的側壁上；

浮柵層，位于第一絕緣層堆疊之上，分布在溝道層的側壁上；

多個第二絕緣層與多個柵極導電層，位于浮柵層之上，沿著溝道層的側壁交替層疊；

柵極介質層，分布在溝道層的側壁上；

漏極，位于溝道層的頂部；以及

源極，位于多個存儲單元的相鄰兩個存儲單元之間的襯底中。

2.如權利要求1所述的三維半導體器件，其中，每個存儲單元進一步包括外延溝道層，位于溝道層下方第一絕緣層堆疊之間。

3.如權利要求2所述的三維半導體器件，其中，外延溝道層頂部等于或高于浮柵層底部，并且低于浮柵層頂部。

4.如權利要求1所述的三維半導體器件，其中，浮柵層與底部柵極導電層側壁齊平，或者相對于溝道層外推。

5.如權利要求1所述的三維半導體器件，其中，溝道層平行于襯底表面的截面形狀包括選自矩形、菱形、圓形、半圓形、橢圓形、三角形、五邊形、五角形、六邊形、八邊形及其組合的幾何形狀，以及包括選自所述幾何形狀演化得到的實心幾何圖形、空心環狀幾何圖形、或者空心環狀外圍層與絕緣層中心的組合圖形。

6.如權利要求1所述的三維半導體器件，其中，柵極介質層進一步包括隧穿層、存儲層、阻擋層。

7.如權利要求1所述的三維半導體器件，其中，溝道層包括第一溝道層、第二溝道層、溝道填充層。

8.如權利要求7所述的三維半導體器件，其中，第一溝道層和/或第二溝道層材料選自V族單質、V族化合物、III-V族化合物、II-VI族化合物半導體。

9.如權利要求8所述的三維半導體器件，其中，所述第一溝道層和/或第二溝道層材料選自單晶Si、非晶Si、多晶Si、微晶Si、單晶Ge、SiGe、Si:C、SiGe:C、SiGe:H、GeSn、InSn、InN、InP、GaN、GaP、GaSn、GaAs的任一種或其組合。

10.如權利要求7所述的三維半導體器件，其中，所述溝道填充層材料為空氣或氧化物、氮化物。

11.如權利要求1所述的三維半導體器件，其中，所述柵極介質層包括高k材料。

12.如權利要求1所述的三維半導體器件，其中，所述底部柵極導電層或柵極導電層材質為多晶硅、金屬、金屬氮化物、金屬硅化物的任一種或其組合。

13.一種三維半導體器件制造方法，包括步驟：

在存儲單元區的襯底上依次形成第一絕緣層堆疊、浮柵層、第二絕緣層堆疊，其中第二絕緣層堆疊包括多個交替的第一材料層與第二材料層；

刻蝕形成多個深孔，直至暴露襯底；

在深孔側壁和底部上形成柵極介質層和溝道層；

填充溝道層頂部形成漏極；

選擇性刻蝕去除第二材料層，留下多個橫向的凹槽以及暴露襯底的開口；

在多個凹槽中形成柵極導電層；

在開口底部的襯底中形成源極。

14.如權利要求13所述的三維半導體器件制造方法，其中，刻蝕形成多個深孔之后進一步包括，在襯底上外延生長外延溝道層，外延溝道層頂部等于或高于浮柵層底部，并且低于浮柵層頂部。

15.如權利要求13所述的三維半導體器件制造方法，其中，刻蝕形成多個深孔之后進一步包括，橫向刻蝕浮柵層，形成從溝道層外推的凹陷。

16.如權利要求13所述的三維半導體器件制造方法，其中，選擇性刻蝕去除第二材料層的同時還至少部分地去除了第一絕緣層堆疊的中間層而留下橫向凹陷，并且在后續形成柵極導電層的同時在橫向凹陷中形成底部柵極導電層。