[發明專利]一種并行QRD-LSL均衡器的實現方法

有效

• 申請號: 201510675708.1
• 申請日: 2015-10-16
• 公開（公告）號: CN105306395B
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 姜道平;張釗鋒;莊健敏;封松林;何潤生
• 申請（專利權）人: 中國科學院上海高等研究院
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 成秋麗

本發明公開了一種并行QRD?LSL均衡器的實現方法，包括如下步驟：步驟一，將輸入數據流分成n組，前n?1組以0為起始值；步驟二，分配n?1個處理器進行運算，計算其中的部分解；步驟三，分配n?2個處理器計算并更新初始值，依照目標方程的運算類型，確定初始值同部分值合并方式；步驟四，各處理器在步驟三基礎上根據遞歸方程計算預測值，并進行合并，通過本發明可以得到遞歸方程中的每一位數，供后續方程直接讀取，大幅度提升系統吞吐率，本發明通過利用算法強度縮減變換減小乘法和加法器的數目，實現芯片面積增加小于線性增加幅度的目的。

技術領域

本發明涉及一種物理層自適應均衡器的并行實現方法，特別是涉及一種并行QRD-LSL均衡器的實現方法。

背景技術

QRD-LSL(基于QR分解的最小二乘格型自適應濾波器)的實現依賴QR分解中酉旋轉產生一個后陣列以消除前陣列的某一項，具有良好的數字特性，對輸入數據相關矩陣特征值的變化不敏感，具有良好的收斂特性，預測過程模塊化和采用格型架構，具有良好的計算效率。QRD-LSL屬于格型架構，因此它所包含階數的增加或者減少都不會影響其他各階的加權系數。QRD-LSL可以通過殘差的均方值的大小來確定所需要的階數，這樣可以使得后續階次電路停止工作，降低功耗。然而，傳統自適應算法實現的橫向自適應均衡器的各階參數會隨著階數的變化而全局更新，這種情況會影響導致增加延時和降低收斂速度。

并行QRD-LSL架構是pipline架構的幾何重復，級與級之間相互關聯，階與階之間相互獨立。并行架構保持了QRD-LSL架構的屬性的同時大幅度提高了均衡器的吞吐率，降低了功耗。然而，得到這些紅利的代價是增加芯片的面積，這是所有并行算法無法避免的，只有通過算法強度縮減變換的辦法來改進。。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種并行QRD-LSL均衡器的實現方法，其通過利用算法強度縮減變換減小乘法和加法器的數目，實現芯片面積增加小于線性增加幅度的目的。

為達上述及其它目的，本發明提出一種并行QRD-LSL均衡器的實現方法，包括如下步驟：

步驟一，將輸入數據流分成n組，前n-1組以0為起始值；

步驟二，分配n-1個處理器進行運算，計算其中的部分解；

步驟三，分配n-2個處理器計算并更新初始值，依照目標方程的運算類型，確定初始值同部分值合并方式；

步驟四，各處理器在步驟三基礎上根據遞歸方程計算預測值，并進行合并。

進一步地，該方法用于對具有較強依賴關系的遞歸方程進行并行化處理。

進一步地，在步驟一中，將輸入數據流以分成5組為例，前4組以0為起始值。

進一步地，將輸入數據流N分成5組，每N/5位數據為一組，B_m-1(1)～B_m-1(N/5)為第一組，B_m-1(N/5+1)～B_m-1(2N/5)為第二組，B_m-1(2N/5+1)～B_m-1(3N/5)為第三組，B_m-1(3N/5+1)～B_m-1(4N/5)為第四組，B_m-1(4N/5+1)～B_m-1(N)為第五組。

進一步地，在步驟二中，分配4個處理器進行運算。