[發明專利]一種并行QRD-LSL均衡器的實現方法

有效

• 申請號: 201510675708.1
• 申請日: 2015-10-16
• 公開（公告）號: CN105306395B
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 姜道平;張釗鋒;莊健敏;封松林;何潤生
• 申請（專利權）人: 中國科學院上海高等研究院
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 成秋麗

1.一種并行QRD-LSL均衡器的實現方法，包括如下步驟：

步驟一，將輸入數據流N分成5組，前4組以0為起始值，N為輸入數據流位數；

步驟二，分配4個處理器進行運算，計算其中的部分解，在步驟一的分組和初值設定基礎上，第一處理器根據遞歸方程計算部分解從B_m－1(1)到B_m－1(N/5-1)，第二處理器根據遞歸方程計算部分解從B_m－1(N/5+1)到B_m－1(2N/5-1)，第三處理器根據遞歸方程計算部分解從B_m－1(2N/5+1)到B_m－1(3N/5-1)，第四處理器根據遞歸方程計算部分解從B_m－1(3N/5+1)到B_m－1(4N/5-1)，其中，B為遞歸方程；

步驟三，分配3個處理器計算并更新初始值，依照目標方程的運算類型，確定初始值同部分值合并方式，將步驟二的第一處理器計算的結果作為步驟三的第一處理器的初值，步驟二的第一和第二處理器計算的結果作為步驟三的第二處理器的初值，步驟二的第一、二和三處理器計算的結果作為步驟三的第三處理器的初值；

步驟四，各處理器在步驟三基礎上根據遞歸方程計算預測值，并進行合并，在步驟二和步驟三的初值基礎上，第一處理器根據該遞歸方程計算部分解得到新的預測值B_m－1(N/5+1)到B_m－1(2N/5)，第二處理器根據遞歸方程計算部分解得到新的預測值B_m－1(2N/5+1)到B_m－1(3N/5)，第三處理器遞歸方程計算部分解得到新的預測值B_m－1(3N/5+1)到B_m－1(4N/5)，第四處理器根據遞歸方程計算部分解得到新的B_m－1(4N/5+1)到B_m－1(N)。

2.如權利要求1所述的一種并行QRD-LSL均衡器的實現方法，其特征在于：各處理器并行處理。

3.如權利要求1所述的一種并行QRD-LSL均衡器的實現方法，其特征在于：實現過程中，該方法利用算法強度縮減變換減小乘法和加法器的數目。