[發(fā)明專利]隔離的CMOS晶體管和雙極晶體管、隔離結構及其制造方法有效
| 申請?zhí)枺?/td> | 201510651903.0 | 申請日: | 2009-02-17 |
| 公開(公告)號: | CN105206560B | 公開(公告)日: | 2018-03-27 |
| 發(fā)明(設計)人: | 唐納德.R.迪斯尼;理查德.K.威廉斯 | 申請(專利權)人: | 先進模擬科技公司 |
| 主分類號: | H01L21/761 | 分類號: | H01L21/761;H01L21/762;H01L21/763;H01L21/8222;H01L21/8228;H01L21/8238;H01L27/082;H01L29/417;H01L29/732 |
| 代理公司: | 北京市柳沈律師事務所11105 | 代理人: | 劉雅秀 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 隔離 cmos 晶體管 雙極晶體管 結構 及其 制造 方法 | ||
1.一種隔離的CMOS晶體管的組,形成在第一導電類型的半導體襯底中,該襯底不包括外延層,該組隔離的CMOS晶體管包括:
與所述第一導電類型相反的第二導電類型的第一底隔離區(qū)域,埋設在所述襯底中;
第一填充溝槽,從所述襯底的表面至少向下延伸到所述第一底隔離區(qū)域,該第一填充溝槽包括電介質材料,所述第一底隔離區(qū)域和所述第一填充溝槽一起圍成所述襯底的第一隔離袋,該第一隔離袋包括第一N型阱和第一P型阱,該第一N型阱包括第一P溝道MOSFET,該第一P型阱包括第一N溝道MOSFET;
第二導電類型的第二底隔離區(qū)域,埋設在所述襯底中;
第二填充溝槽,從所述襯底的表面至少向下延伸到所述第二底隔離區(qū)域,該第二填充溝槽包括電介質材料,所述第二底隔離區(qū)域和所述第二填充溝槽一起圍成所述襯底的第二隔離袋,該第二隔離袋包括第二N型阱和第二P型阱,該第二N型阱包括第二P溝道MOSFET,該第二P型阱包括第二N溝道MOSFET;以及
第一導電類型的深注入區(qū)域,埋設在所述襯底中并橫向設置在所述第一底隔離區(qū)域和所述第二底隔離區(qū)域之間。
2.如權利要求1所述的隔離的CMOS晶體管的組,其中所述第一N型阱和所述第二N型阱中的每個以及所述第一P型阱和所述第二P型阱中的每個包括鄰近所述襯底的表面的上部和在該上部之下的下部,在每個所述阱內,所述下部的峰值摻雜濃度大于所述上部的峰值摻雜濃度。
3.如權利要求1所述的隔離的CMOS晶體管的組,還包括第三再填充溝槽,從所述襯底的表面向下延伸并橫向設置在所述第一隔離袋和所述第二隔離袋之間。
4.如權利要求1所述的隔離的CMOS晶體管的組,其中所述第一填充溝槽和所述第二填充溝槽還包括導電材料,該導電材料被所述電介質材料橫向地圍繞。
5.如權利要求3所述的隔離的CMOS晶體管的組,其中所述第三再填充溝槽用電介質材料填充。
6.如權利要求3所述的隔離的CMOS晶體管的組,其中所述第三再填充溝槽的寬度小于所述第一填充溝槽和所述第二填充溝槽的寬度。
7.如權利要求4所述的隔離的CMOS晶體管的組,還包括第三再填充溝槽,該第三再填充溝槽從所述襯底的表面向下延伸,橫向設置在所述第一隔離袋和所述第二隔離袋之間,并用所述電介質材料填充。
8.如權利要求1所述的隔離的CMOS晶體管的組,還包括第三填充溝槽和第四填充溝槽,該第三填充溝槽從所述襯底的表面至少向下延伸到所述第一底隔離區(qū)域,所述第三填充溝槽包括電介質材料并將所述第一P型阱和所述第一N型阱隔開,該第四填充溝槽從所述襯底的表面至少向下延伸到所述第二底隔離區(qū)域,所述第四填充溝槽包括電介質材料并將所述第二P型阱和所述第二N型阱隔開。
9.如權利要求8所述的隔離的CMOS晶體管的組,其中:
所述第一P溝道MOSFET包括第一P型源極區(qū)域、第一P型漏極區(qū)域和第一柵極氧化層之上的第一柵極;
所述第一N溝道MOSFET包括第一N型源極區(qū)域、第一N型漏極區(qū)域和第二柵極氧化層之上的第二柵極;
所述第二P溝道MOSFET包括第二P型源極區(qū)域、第二P型漏極區(qū)域和第三柵極氧化層之上的第三柵極;以及
所述第二N溝道MOSFET包括第二N型源極區(qū)域、第二N型漏極區(qū)域和第四柵極氧化層之上的第四柵極。
10.如權利要求9所述的隔離的CMOS晶體管的組,其中所述第三柵極氧化層和所述第四柵極氧化層中的每個比所述第一柵極氧化層和所述第二柵極氧化層中的每個厚。
11.如權利要求9所述的隔離的CMOS晶體管的組,其中所述第二N型阱和所述第二P型阱中的每個具有比所述第一N型阱和所述第一P型阱中的每個低的表面濃度。
12.如權利要求9所述的隔離的CMOS晶體管的組,其中所述第二N型阱和所述第二P型阱中的每個具有比所述第一N型阱和所述第一P型阱中的每個深的深度。
13.如權利要求9所述的隔離的CMOS晶體管的組,其中所述第一隔離袋包括從所述襯底的表面向下延伸到底隔離層的第二導電類型的阱。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于先進模擬科技公司,未經先進模擬科技公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201510651903.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電鍍和涂層復合鋼板
- 下一篇:一種面向大功率LED照明產品的散熱模組
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





