[發明專利]降低起始電壓及導通電阻的MOSFET組件胞架構及加工方法

有效

• 申請號: 201510536729.5
• 申請日: 2015-08-27
• 公開（公告）號: CN105140287A
• 公開（公告）日: 2015-12-09
• 發明（設計）人: 廖奇泊;陳俊峰;胡建國
• 申請（專利權）人: 上海晶亮電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 郭國中

1.一種降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，包括N型外延層、P+區、源區和P阱區；

其中，所述N型外延層的上表面形成所述P阱區；所述源區通過P+區連接所述P阱區。

2.根據權利要求1所述的降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，還包括柵極介質層、介質層和多晶硅柵；

其中，所述N型外延層一區域形成所述P阱區，另一區域依次形成柵極介質層和多晶硅柵；

所述介質層設置在所述源區和所述多晶硅柵之間。

3.根據權利要求1所述的降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，還包括N+源區；

其中，所述源區一區域通過N+源區連接所述P阱區，另一區域通過P+區連接所述P阱區。

4.根據權利要求2所述的降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，還包括P型區；

其中，所述N型外延層的另一區域通過P型區連接所述柵極介質層。

5.根據權利要求2所述的降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，還包括漏極；

其中，在所述N型外延層的下表面形成漏極。

6.根據權利要求1所述的降低起始電壓及導通電阻的MOSFET組件胞架構，其特征在于，所述P+區為重摻雜的P型區，即P+區的空穴密度大于P阱區的空穴密度。

7.一種降低起始電壓及導通電阻的MOSFET組件胞架構的加工方法，其特征在于，包括如下步驟：

步驟S1：在N型外延層上表面形成P阱區；

步驟S2：在P阱區一區域和源區之間形成P+區。

8.根據權利要求7所述的加工方法，其特征在于，在步驟S1之前還包括如下步驟：

-在N型外延層上表面刻槽；

-在所述槽內植入P型區；

-在P型區上表面依次形成柵極介質層和多晶硅柵。

9.根據權利要求8所述的加工方法，其特征在于，在步驟S1和步驟S2之間還包括如下步驟：

-在P阱區一區域和源區之間形成N+源區；

-在源區和多晶硅柵之間形成介質層；

-在介質層中分別形成通向多晶硅柵和源區的金屬接觸孔。

10.根據權利要求7所述的加工方法，其特征在于，所述步驟S2之后還包括如下步驟：

-在N型外延層下表面形成漏極。