[發(fā)明專利]具有單層多晶的NVDRAM

有效

• 申請?zhí)枺?/td>: 201510530891.6
• 申請日: 2015-08-26
• 公開（公告）號: CN105047222B
• 公開（公告）日: 2017-10-27
• 發(fā)明（設計）人: 方鋼鋒
• 申請（專利權）人: 蘇州鋒馳微電子有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 曹祖良,韓鳳

技術領域

本發(fā)明涉及一種NVDRAM，尤其是一種具有單層多晶的NVDRAM，屬于半導體技術領域。

背景技術

NVDRAM(Nonvolatile-Dynamic RandomAccess Memory)具有快速燒寫和讀取，以及在掉電后保存數(shù)據(jù)的性能。此外，NVDRAM具備了DRAM和flash的功能，把兩個不同功能的存儲器用一個存儲器來實現(xiàn)，使用起來其外圍的線路板上只需一套對應的接口，大大的簡化了線路板。

目前的NVDRAM存儲器是采用特別的工藝加工制備得到，工藝的研發(fā)和制作過程復雜，且非常昂貴，通常需要幾年的時間來研發(fā)一個半導體的工藝節(jié)點。如果能跟標準邏輯工藝相兼容，則可大大降低制造成本。

發(fā)明內容

本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種具有單層多晶的NVDRAM，這種結構能降低加工成本以及工藝復雜度。

按照本發(fā)明提供的技術方案，所述的具有單層多晶的NVDRAM，其每個基本存儲單元包括第一MOS晶體管、第二MOS晶體管、第一MOS電容和第二MOS電容；第一MOS晶體管浮柵接字線word line，漏端接位線bit line，襯底是N阱；第二MOS晶體管浮柵接第一MOS電容的浮柵，第二MOS晶體管漏端接編程位線Pbit line，襯底是N阱；第一MOS電容漏端接編程字線Pword line，襯底是P阱；第二MOS電容的浮柵接電容線Cap line，襯底是N阱；第一MOS晶體管源端、第二MOS晶體管的源端和第二MOS電容的漏端相連；所述第一MOS晶體管為PMOS管或NMOS管，第二MOS晶體管為PMOS管，第一MOS電容為NMOS電容或PMOS電容，第二MOS電容為PMOS電容。

其中，所述第一MOS電容、第二MOS電容的源端是懸掛的，或為沒有源端只有3端的MOS電容。

第一MOS電容比第二MOS晶體管的電容值至少大4倍。

此種NVDRAM的結構中只有一層浮柵。

本發(fā)明的優(yōu)點是：本發(fā)明的NVDRAM可與single poly邏輯工藝兼容，可以兼具DRAM快速隨機讀取數(shù)據(jù)和NVM RAM的掉電仍保存數(shù)據(jù)的功能。這樣就把本來是兩塊不同工藝的DRAM和NVM RAM結合在一起，既降低成本又有新功能的應用。

附圖說明

圖1是本發(fā)明一種實施例的結構示意圖。

具體實施方式

下面結合附圖和實施例對本發(fā)明作進一步說明。

如圖1所示，本發(fā)明的NVDRAM實施例中，每個基本存儲單元包含兩個PMOS晶體管PMOS1、PMOS2，一個NMOS電容NMOS cap，和一個PMOS電容PMOS cap。

a).PMOS1的浮柵是接word line(字線)，漏端是接bit line(位線)，它的襯底是N阱(NWELL),源端接PMOS2的源端，也接PMOS cap的漏端。

b).PMOS2的浮柵接NMOS cap的浮柵，漏端是接Pbit line，它的襯底是NWELL,源端接PMOS1的源端，也接PMOS cap的漏端。

c).NMOS cap的浮柵接PMOS2的浮柵,漏端是接Pword line，它的襯底是PWELL跟整個芯片的PSUB是相通的,源端是懸掛的，或沒有源端只有3端的NMOS cap。

d).PMOS cap的浮柵是接Cap line,漏端接PMOS1和PMOS2的源端，它的襯底是NWELL,源端是懸掛的，或沒有源端只有3端的PMOS cap。

表1為本發(fā)明在不同模式下的工作電壓，以下結合表1闡述本發(fā)明的工作方法。

表1