[發明專利]一種具有高精度低能耗特性的固定位寬乘法器

有效

• 申請號: 201510518528.2
• 申請日: 2015-08-21
• 公開（公告）號: CN105183424B
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 賀雅娟;張子驥;李金朋;史興榮;甄少偉;羅萍;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

技術領域

本發明屬于集成電路技術領域，具體的說涉及一種具有高精度低能耗特性的固定位寬乘法器。

背景技術

乘法器是數字集成電路中一種非常重要的基本單元。在數字系統設計中，乘法器的性能和功耗很大程度上影響著整個數字系統。

在乘法器設計中，一般采用編碼電路對乘數進行編碼，以減少乘數中非零位的數量從而減少部分積的產生，進而減少用以累加部分積的加法器的數量，達到簡化硬件、減小功耗、提升乘法運算速度的目的。其中CSD(Canonical Signed Digit)編碼器就是一種應用于乘法運算的冗余帶符號數編碼方式，其優勢在于可將乘數中非零位的數量減少到最小，并且滿足編碼后任何兩個非零數不相鄰。

在實際應用中，在需要反復迭代運算或需要限制存儲長度的場合，通常采用固定位寬乘法器設計。固定位寬乘法器是一種使得乘法運算結果保持與被乘數位寬相同的乘法器，它通過采用某些補償結構來實現對精確輸出結果的近似。在傳統全精度CSD乘法器的基礎上，采用固定位寬乘法器設計，可以進一步簡化乘法運算，實現更低的功耗和更高的運算速度。

傳統的固定位寬CSD乘法器采用了比較簡單的補償方式，通常包括了全精度運算再截斷和直接截斷兩種方式。全精度運算再截斷方式是在全精度運算的結果上截斷權重較低的位數，再采用常數補償方式，實現了較高的精度，但是其功耗和速度相對全精度的設計并不具有優勢；直接截斷方式雖然具有較低的功耗和較快的速度，但運算結果和精確結果相比誤差較大，因而應用價值較低。傳統的固定位寬CSD乘法器在補償方式的設計上比較明顯的缺點，極大的制約了固定位寬CSD乘法器的應用范圍。

發明內容

本發明所要解決的，就是針對上述問題，提出一種具有高精度低能耗特性的固定位寬乘法器。

為實現上述目的，本發明采用如下技術方案：

一種具有高精度低能耗特性的固定位寬乘法器，包括CSD編碼電路、高位部分積產生電路、低位補償電路和部分積壓縮電路；所述CSD編碼電路的輸入端接第一外部輸入數據，其輸出端接高位部分積產生電路的第一輸入端、低位補償電路的第一輸入端；所述高位部分積產生電路的第二輸入端接第二外部輸入數據，其輸出端接部分積壓縮電路的第一輸入端；所述低位補償電路的第二輸入端接第二外部輸入數據，其輸出端接部分積壓縮電路的第二輸入端；所述部分積壓縮電路的輸出端為固定位寬乘法器的輸出端；

所述CSD編碼電路用于接收固定字長的外部數據，所述第一外部輸入數據為乘法器的乘數，所述乘數為二進制數據，CSD編碼電路根據接收的二進制數據迭代產生輸出CSD編碼結果，將CSD編碼結果輸入到高位部分積產生電路的第一輸入端、低位補償電路的第一輸入端；

所述高位部分積產生電路用于產生乘法高位部分積，所述外部輸入數據為乘法器的被乘數，采用二進制數據，根據CSD編碼結果和外部輸入數據，通過并行運算得到高位的精確部分積結果；

所述低位補償電路用于產生近似的乘法低位部分積，所述第二外部輸入數據為乘法器的被乘數輸入，所述被乘數為二進制數據，低位補償電路根據CSD編碼結果和第二外部輸入數據，產生用于擬合乘法的低位部分積結果；

所述部分積壓縮電路用于壓縮高位部分積產生電路和低位補償電路產生的兩個部分積，從而減少乘法部分積的數量，最終輸出固定位寬乘法運算的結果。

進一步的，所述CSD編碼電路根據接收的二進制數據迭代產生輸出CSD編碼結果的具體方法為：

設外部輸入的乘數為n位二進制數據，分別為第一位數b0、第二位數b1、……、第n位數bn-1；

CSD編碼電路輸出為以符號-幅值方式編碼的CSD碼，位數均為n位，且一一對應，符號位分別為第一位數符號位d0,s、第二位數符號位d1,s、……、第n位數符號位dn-1,s，幅值位分別為第一位數幅值位d0,m、第二位數幅值位d1,m、……、第n位數幅值位dn-1,m，以一個符號位di-1,s和一個幅值位di-1,m共同表示第i個CSD編碼位di-1，輸出的所有符號位和幅值位接高位部分積產生電路的第一輸入端、低位補償電路的第一輸入端；

所述CSD編碼電路由第1位CSD編碼子電路、第n位CSD編碼子電路和其它CSD編碼子電路三類CSD編碼子電路構成；

所述的第1位CSD編碼子電路由一個與門AND構成；第1位CSD編碼數的幅值位為外部輸入乘數的第一位數b0，同時接與門AND的輸入端；與門AND的另一個輸入端接外部輸入乘數的第二位數b1，其輸出端接第1位CSD編碼數的符號位；