[發明專利]一種鰭式場效應管及其形成方法

有效

• 申請號: 201510488903.3
• 申請日: 2015-08-11
• 公開（公告）號: CN105097938B
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 黃秋銘
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

本發明提供了一種鰭式場效應管及其形成方法，屬于半導體集成電路制造技術領域，利用半導體基體上鰭形結構上下層的寬度差異實現，當鰭形結構的上下層的寬度差異足夠大時，可以使鰭形結構的底部被完全氧化，而保留鰭形結構的擴大部，然后在半導體基體上形成氧化層，從而實現了鰭形結構的底部形成了具有一致性的抗穿通層，摒棄了現有技術中采用離子注入的方式在鰭底部形成抗穿通層的方法，優化了FinFET器件性能，同時可與現有工藝具有良好的兼容性。

技術領域

本發明涉及半導體集成電路制造技術領域，更具體地，涉及一種鰭式場效應管及其形成方法。

背景技術

隨著對成本和可靠性的更多考慮，對具有更高集成度(即晶體管和其他器件的更高的封裝密度)的半導體器件具有持續的需求。為了提高集成度，FinFET(鰭式場效應晶體管)器件在各種應用中的半導體集成電路和其他半導體器件中越來越普遍。FinFET器件是利用在襯底表面上方延伸的半導體鰭作為晶體管的溝道區域的晶體管。

目前鰭式場效應管在小尺寸領域被廣泛使用，隨著高集成度的推進，晶體管的溝道長度也在不斷減小。如果溝道長度減小到小于操作限值，將產生不期望的結果，諸如短溝道效應和穿通。

現有技術中，通常采用離子注入的方式在鰭底部形成抗穿通層(APT)，而形成抗穿通層相對于鰭的位置是困難的并且具有挑戰性的。當實施穿過鰭的離子注入操作時，可能產生APT層的隨機摻雜波動，并且這種隨機摻雜波動使得鰭之間不匹配。FinFET晶體管的性能還與APT相對于鰭的位置密切相關。如果在襯底中形成的APT位于鰭下面太深的位置，產生不期望的短溝道效應。穿過鰭的注入還會破壞鰭自身。當APT層在襯底中形成較淺時，APT層的摻雜物雜質占據鰭的下部，尤其是在半導體制造中使用高熱處理之后，這些高熱處理導致從APT層反向擴散至鰭內。

因此，業界亟需提供一種鰭式場效應管及其形成方法，該FinFET器件包括在整個器件中具有一致性、不擴散至鰭中的抗穿通層的鰭。

發明內容

本發明的目的是針對現有技術中存在上述缺陷，提供了一種鰭式場效應管及其形成方法，該FinFET器件包括在整個器件中具有一致性、不擴散至鰭中的抗穿通層的鰭。

為解決上述問題，本發明提供一種鰭式場效應管的形成方法，包括以下步驟：

步驟S01：提供一半導體基體，并對所述半導體基體進行圖案化刻蝕，以形成具有鰭形結構的半導體基體；

步驟S02：在具有鰭形結構的半導體基體上依次形成氧化物層以及氮化物層；

步驟S03：對所述氮化物層進行磨平，并暴露出所述鰭形結構的頂部；

步驟S04：去除鰭形結構兩側的氧化物層，并對暴露出部分側壁的鰭形結構進行外延生長；

步驟S05：去除氮化物層以及氧化物層，同時暴露出鰭形結構；其中，所述鰭形結構具有擴大部和底部，且所述擴大部的寬度大于所述底部的寬度；

步驟S06：對半導體基體進行氧化處理，同時使所述鰭形結構的底部被完全氧化；

步驟S07：在半導體基體上形成氧化層，所述氧化層覆蓋所述鰭形結構的擴大部；

步驟S08：對所述氧化層進行刻蝕，直至暴露出所述鰭形結構的部分側壁，最后在垂直于鰭形結構的方向上形成柵極。

優選的，所述半導體基體的材料為單晶硅、鍺硅或碳硅。

優選的，所述步驟S02中，在半導體基體上通過原子層沉積或化學氣相沉積形成氧化物層以及氮化物層。

優選的，所述氧化物層的材料為氧化硅，所述氮化物層的材料為氮化硅。

優選的，所述步驟S03中，采用化學機械拋光工藝對所述氮化物層進行磨平。