[發明專利]一種射頻識別讀寫器芯片的驗證方法及系統

在審

• 申請號: 201510486530.6
• 申請日: 2015-08-07
• 公開（公告）號: CN105158681A
• 公開（公告）日: 2015-12-16
• 發明（設計）人: 胡建國;段志奎;王德明;吳勁;李啟文
• 申請（專利權）人: 廣州中大微電子有限公司;廣州智慧城市發展研究院
• 主分類號: G01R31/3177
• 分類號: G01R31/3177
• 代理公司: 廣州三環專利代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

技術領域

本發明涉及射頻識別(RadioFrequencyIdentification，RFID)技術領域，尤其涉及一種射頻識別讀寫器芯片的驗證方法及系統。

背景技術

與條形碼、磁卡、接觸式集成電路卡(IntegratedCircuitCard，IC卡)等其它自動識別技術相比，即RFID技術具有識別過程無須人工干預、可同時識別多個目標、信息存儲量大、可工作于各種惡劣環境等優點。因此，RFID技術已經被廣泛地應用于固定資產管理、生產線自動化、動物和車輛識別、公路收費、門禁系統、倉儲、商品防偽、航空包裹管理、集裝箱管理等領域。

大部分RFID讀寫器的芯片都兼容多種通信協議、編碼方式、解碼方式、通信速率、調制解調、防沖突算法、CRC校驗算法等，如此復雜的電路設計容易出現各種難以想象的邊界問題，影響芯片的可靠性。

在芯片設計階段以及完成設計后，均要做大量的驗證工作，確保芯片工作的穩定性和可靠性，避免芯片運行期間出現問題。由于芯片設計周期較長，從設計到投片需要半年以上時間，僅僅芯片制造就要花費3個月左右時間，如果等到芯片制造完畢，測試發現問題，那么重新設計則需要花費更多時間，嚴重影響芯片上市時間。

為了保證芯片的正確性、完備性與安全性，必須更加重視驗證的過程。如果測試數據量太小的話，不足以找出潛在的問題，因而需要使用大量的數據加以驗證。然而，由于數據量大，采用人工比對的方法不合實際。

發明內容

本發明的目的在于克服現有技術的不足，本發明提供了一種射頻識別讀寫器芯片的驗證方法及系統，可以節省RFID讀寫器芯片的驗證時間，提高芯片驗證的有效性，提高芯片工作的穩定性和可靠性。

為了解決上述問題，本發明提出了一種射頻識別讀寫器芯片的驗證方法，所述方法包括：

對射頻識別讀寫器芯片的各模塊進行單獨驗證，獲得各模塊的單獨驗證結果；

將各模塊進行連接，對所有模塊進行模塊聯調驗證，獲得系統級驗證結果；

將所有模塊放于硬件平臺驗證，根據實際的應用場景模擬相應的傳輸流程，開發相應的硬件平臺；

自動生成測試數據，對所有模塊進行仿真驗證。

優選地，所述自動生成測試數據，對所有模塊進行仿真驗證的步驟，包括：

將射頻識別讀寫器芯片的數字電路通過邏輯綜合后燒寫到現場可編程門陣列(Field-ProgrammableGateArray，FPGA)開發板中；

與FPGA開發板通信，獲取FPGA開發板的輸出信號；

比較FPGA開發板的輸出信號和期望響應輸出信號，獲得驗證結果。

相應地，本發明還提供一種射頻識別讀寫器芯片的驗證系統，所述系統包括：

單獨驗證模塊，用于對射頻識別讀寫器芯片的各模塊進行單獨驗證，獲得各模塊的單獨驗證結果；

系統級驗證模塊，用于將各模塊進行連接，對所有模塊進行模塊聯調驗證，獲得系統級驗證結果；

硬件驗證平臺，用于將所有模塊放于硬件平臺驗證，根據實際的應用場景模擬相應的傳輸流程，開發相應的硬件平臺；自動生成測試數據，對所有模塊進行仿真驗證。

優選地，所述硬件驗證平臺包括：

FPGA開發板，用于將射頻識別讀寫器芯片的數字電路通過邏輯綜合后燒寫到FPGA開發板中；

JTAG接口，用于與FPGA開發板通信，獲取FPGA開發板的輸出信號；

結果對比模塊，用于比較FPGA開發板的輸出信號和期望響應輸出信號，獲得驗證結果。

優選地，所述硬件驗證平臺還包括：

矢量生成模塊，用于產生測試激勵信號。

優選地，所述硬件驗證平臺還包括：

期望響應生成模塊，用于產生期望響應輸出信號。

在本發明實施例中，在RFID讀寫器芯片設計階段以及完成設計后對芯片進行自動驗證，可以在使用大量測試數據的前提下，節省人工成本，縮短芯片的驗證時間，提高芯片驗證的有效性，提高芯片工作的穩定性和可靠性。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。

圖1是本發明實施例的射頻識別讀寫器芯片的驗證方法的流程示意圖；

圖2是本發明實施例中對所有模塊進行仿真驗證的流程示意圖；