[發明專利]超級結深溝槽的制造方法

在審

• 申請號: 201510458145.0
• 申請日: 2015-07-30
• 公開（公告）號: CN105161422A
• 公開（公告）日: 2015-12-16
• 發明（設計）人: 孫孝翔;熊磊
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/02;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

技術領域

本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種超級結深溝槽的制造方法。

背景技術

采用超級結(superjunction)結構的MOS器件，由于其構造特殊，具有導通電阻低，耐高壓，發熱量低的優點，因此又叫coolMOS器件。超級結結構的實現方法之一是先在N型硅基片上刻蝕出深溝槽，再通過外延(EPI)一次性填充p型硅，這種方法成本相對低，但是工藝難度較高。

其中深溝槽的側壁形貌會直接影響后續EPI填充的效果。深溝槽側壁上在刻蝕過程中產生的豎狀條紋會影響EPI填充單晶硅晶格完整性，產生位錯等缺陷，從而嚴重影響超級結的電學特性。如圖1所示，現有方法形成的超級結深溝槽的側面圖照片，可以看出在超級結深溝槽的側壁即虛線圈101所示區域存在著豎狀條紋，該豎狀條紋會影響EPI填充單晶硅晶格完整性，產生位錯等缺陷，從而嚴重影響超級結的電學特性。

發明內容

本發明所要解決的技術問題是提供一種超級結深溝槽的制造方法，能消除深溝槽的側壁豎狀條紋，提高超級結器件的電學特性。

為解決上述技術問題，本發明提供的超級結深溝槽的制造方法包括如下步驟：

步驟一、在N型硅基片上形成由氧化硅層組成的硬掩膜層。

步驟二、在所述硬掩膜層上旋涂光刻膠并進行光刻形成有第一光刻膠圖形，所述第一光刻膠圖形定義出超級結深溝槽的形成區域。

步驟三、以所述第一光刻膠圖形為掩膜對所述硬掩膜層進行刻蝕，去除所述第一光刻膠圖形；通過對所述硬掩膜層的刻蝕工藝的調節使刻蝕后的所述硬掩膜層的側壁光滑，通過使所述硬掩膜層的側壁光滑來消除后續超級結深溝槽側壁的豎狀條紋；

對所述硬掩膜層的刻蝕工藝的調節包括：通過將RF源功率設置為400W～800W降低所述硬掩膜層刻蝕速率并使刻蝕過程穩定性和均勻性提高，通過將CHF3和CF4的氣體流量比大于4：1加強所述硬掩膜層刻蝕過程中的反應物在所述硬掩膜層側壁的沉積效應從而加強沉積物對所述硬掩膜層側壁的保護，結合刻蝕過程穩定性和均勻性的提高以及刻蝕過程中的沉積物對所述硬掩膜層側壁的保護來改善所述硬掩膜層側壁表面的粗糙度。

步驟四、以刻蝕后的所述硬掩膜層為掩膜對所述超級結深溝槽的形成區域的硅進行刻蝕形成超級結深溝槽。

進一步的改進是，步驟三中所述硬掩膜層的刻蝕工藝的CHF3氣體流量為30sccm～50sccm。

進一步的改進是，步驟四形成所述超級結深溝槽之后還包括步驟：

步驟五、去除所述硬掩膜層。

步驟六、在所述超級結深溝槽中填充P型硅。

進一步的改進是，步驟六中采用外延生長工藝在所述超級結深溝槽中填充P型硅。

本發明通過對作為超級結深溝槽的掩膜的硬掩膜層的刻蝕進行調節，使得刻蝕后的硬掩膜層的側壁光滑，通過刻蝕后的硬掩膜層的側壁光滑來消除超級結深溝槽側壁的豎狀條紋，所以本發明能消除深溝槽的側壁豎狀條紋，從而能提高EPI填充單晶硅晶格的完整性，消除位錯等缺陷，提高超級結器件的電學特性。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是現有方法形成的超級結深溝槽的側面圖照片；

圖2是本發明實施例方法的流程圖；

圖3A-圖3E是本發明實施例方法各步驟中器件的結構示意圖；

圖4是本發明實施例方法形成的超級結深溝槽的側面圖照片。

具體實施方式

如圖2所示，是本發明實施例方法的流程圖；如圖3A至圖3E所示，是本發明實施例方法各步驟中器件的結構示意圖。本發明實施例超級結深溝槽的制造方法包括如下步驟：

步驟一、如圖3A所示，在N型硅基片1上形成硬掩膜層2。所述硬掩膜層2為氧化硅層。

步驟二、如圖3A所示，在所述硬掩膜層2上旋涂光刻膠并進行光刻形成有第一光刻膠圖形3，所述第一光刻膠圖形3定義出超級結深溝槽的形成區域。

步驟三、如圖3B所示，以所述第一光刻膠圖形3為掩膜對所述硬掩膜層2進行刻蝕，刻蝕后所述硬掩膜層具有圖形結構并標記為2a；之后去除所述第一光刻膠圖形3。

本發明實施例通過對所述硬掩膜層2的刻蝕工藝的調節使刻蝕后的所述硬掩膜層2a的側壁光滑，通過使所述硬掩膜層2a的側壁光滑來消除后續超級結深溝槽4側壁的豎狀條紋；