[發明專利]基于FPGA的接口信號重映射方法

有效

• 申請號: 201510455979.6
• 申請日: 2015-07-29
• 公開（公告）號: CN105117360B
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 張堅;姜群興;王曉凱
• 申請（專利權）人: 國核自儀系統工程有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 上海申匯專利代理有限公司 31001
• 代理人: 俞宗耀;朱逸

1.一種基于FPGA的接口信號重映射方法，其特征在于：

將FPGA芯片的內部可編程邏輯分為兩個獨立模塊，其中的一個模塊為IO模塊，另一個模塊為Core模塊，利用IO模塊處理FPGA芯片外部信號輸入輸出FPGA芯片內部所面臨的信號偏移，及線路復用所導致的信號沖突，數據傳輸過程中的亞穩態，異步時鐘域之間的數據傳輸錯誤；利用Core模塊進行邏輯處理及計算；并將FPGA芯片外部的主時鐘信號通過FPGA芯片的全局時鐘引腳引入FPGA芯片；

其中，IO模塊中包含有三態門電路、異步FIFO；

Core模塊通過IO模塊中的三態門電路與外部器件進行雙向數據信號傳輸；

FPGA芯片外部的異步時鐘域數據信號通過IO模塊中的異步FIFO緩沖后輸入Core模塊。

2.根據權利要求1所述的基于FPGA的接口信號重映射方法，其特征在于：所述IO模塊中包含有第一級寄存器、第二級寄存器；

將FPGA芯片外部的全局異步復位信號接入IO模塊中的第一級寄存器的置位端口，將常數“0”作為第一級寄存器的輸入，將第一級寄存器的輸出作為第二級寄存器的輸入，將第二級寄存器的輸出作為全局復位信號的采樣信號用以對FPGA芯片內部的其它寄存器進行復位。