[發明專利]一種測試SRAM共享接觸孔與有源區接觸電阻的結構

在審

• 申請號: 201510435916.4
• 申請日: 2015-07-22
• 公開（公告）號: CN105140147A
• 公開（公告）日: 2015-12-09
• 發明（設計）人: 葛雯;劉梅;馬杰
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

技術領域

本發明涉及半導體測試領域，更具體地說，本發明涉及一種測試SRAM共享接觸孔與有源區接觸電阻的結構。

背景技術

SRAM(StaticRandomAccessMemory)即靜態隨機存儲器，不用刷新電路，速度快，常用于各種集成電路的存儲器。

圖1為一個6TSRAM的存儲單元的示意圖，由4個NMOST1、T2、Q1、Q2以及2個PMOSQ3、Q4組成。其中Q3、Q1的輸入端和Q4、Q2的輸出端連在一起，Q4、Q2的輸入端和Q3、Q1的輸出端連在一起，組成一個鎖存器。其中，T1，T2為兩個傳輸管。

隨著集成電路線寬的減小，集成度的提高，通常為了縮小SRAM版圖面積，引入共享接觸孔將Q3、Q1的輸入端柵極和Q4、Q2的輸出端漏極連在一起，同理Q4、Q2的柵極和Q3、Q1的漏極連在一起。6TSRAM存儲單元的版圖如圖2所示，其中1為有源區，有源區1上覆蓋有金屬硅化物，有源區之間用氧化隔離層隔開；2為柵極多晶硅，多晶硅上覆蓋有金屬硅化物；3為不規則形狀的共享接觸孔，一部分與有源區接觸，一部分與柵極多晶硅接觸，一個存儲單元中有2個共享接觸孔；4為正方形的常規接觸孔；5為N型注入區，T1，T2，Q1，Q2包含在其中，為NMOS；6為P型注入區，Q3，Q4包含在其中，為PMOS。

這個共享接觸孔形狀與普通接觸孔尺寸不同，一部分與漏極有源區接觸一部分與柵極多晶硅接觸，甚至還有一部分直接與氧化隔離層接觸。它的接觸環境相對復雜，且密度很高，對SRAM制造的成品良率起到很大影響。所以監控SRAM共享接觸孔的接觸電阻非常重要。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種測試SRAM共享接觸孔與有源區接觸電阻的結構，該結構能夠有效監控SRAM工藝制造中共享接觸孔與有源區的接觸電阻，可以有效監控SRAM制造中的一些問題。

為了實現上述技術目的，根據本發明，提供了一種測試SRAM共享接觸孔與有源區接觸電阻的結構，包括：SRAM存儲單元陣列和邊界單元；其中，所述邊界單元用于將阱電位接出，同時作為SRAM存儲單元陣列的環境；而且，所述SRAM存儲單元陣列包括多個陣列單元，其中每個陣列單元包括按照左右鏡像且上下鏡像的方式排列的四個改型SRAM存儲單元版圖結構；每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。

優選地，在每個陣列單元中，每個改型SRAM存儲單元版圖結構的共享接觸孔與相鄰的鏡像對稱的另一個改型SRAM存儲單元版圖結構的共享接觸孔通過金屬布線連接。

優選地，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置為浮空狀態。

優選地，每個改型SRAM存儲單元版圖結構中的除共享接觸孔之外的其它接觸孔被設置被金屬層覆蓋。

優選地，所述邊界單元包圍所述SRAM存儲單元陣列。

優選地，所述改型SRAM存儲單元版圖結構是6TSRAM存儲單元的改型SRAM存儲單元版圖結構。

優選地，共享接觸孔一部分與有源區接觸，而且共享接觸孔一部分與柵極多晶硅接觸。

優選地，通過去除完整SRAM存儲單元版圖結構中的部分柵極多晶硅以使得每個改型SRAM存儲單元版圖結構包含且僅僅包含一個共享接觸孔。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了6TSRAM的存儲單元的示意圖。

圖2示意性地示出了6TSRAM存儲單元的版圖。

圖3示意性地示出了SRAM漏電測試結構的示意圖。

圖4示意性地示出了根據本發明優選實施例的測試SRAM共享接觸孔與有源區接觸電阻的結構的示意圖。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。