[發明專利]一種形成NMOS晶體管裝置的鍺通道層、NMOS晶體管裝置和CMOS裝置的方法

有效

• 申請號: 201510435539.4
• 申請日: 2015-07-22
• 公開（公告）號: CN105304494B
• 公開（公告）日: 2019-06-28
• 發明（設計）人: J·米塔德;R·魯;L·維特斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10;H01L27/092
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 余穎;江磊

一種形成用于NMOS晶體管裝置的鍺通道層的方法，該方法包括：a.提供具有側壁的溝槽，所述側壁由介電材料結構限定并鄰接硅基材的表面；b.在所述表面上的所述溝槽中種植晶種層，所述晶種層具有前表面，所述前表面包含具有(111)取向的分面；c.在所述溝槽中的所述晶種層上種植應變弛豫緩沖層，所述應變弛豫緩沖層包含硅鍺；d.在所述應變弛豫緩沖層上種植包含鍺(Ge)的通道層；以及相關NMOS晶體管裝置和CMOS裝置。

技術領域

本發明涉及制造晶體管裝置(優選NMOS晶體管裝置)的鍺通道層和相關裝置的方法。

背景技術

在CMOS生產中，通常需要使單一基材上具有各NOMS和PMOS晶體管裝置的拉伸應變/無應變的和壓縮應變的通道結構的組合。

現有技術方案是針對拉伸和壓縮應變的通道結構(通道層)提供不同的通道材料。

使用諸如Ge基或III-V基的通道材料帶來了特定問題。在先進技術節點上，迫切地需要與常規應變和無應變Si通道參照裝置相比具有較高遷移率的通道材料，旨在進一步加強裝置性能。

因此，鍺基通道材料的營業用被認為是現有技術水平。

在Yang,Appl.Phys.Lett.91,102103(2007),(111)中，Ge表面性質被報道為：與側壁(110)或頂部(100)Ge表面相比，在任何通道應變條件下都具有改進的電子傳遞。

需要允許制造在基材上使用相同通道材料(例如鍺基通道材料)的拉伸應變和壓縮應變的通道結構的方法。

其中，一大挑戰是生產Ge n-通道裝置。實際上，需要內在電子遷移率高的低缺陷弛豫Ge翅片(low defective relaxed Ge fins)。在常規平面Ge nFET(例如具有(100)-Ge作為主要載體傳送平面)中，已廣泛報道了使用標準柵疊的遷移率較差。作為最近期的示例，C.H.Lee等在VLSI 2014，technology symposium，第144頁(技術研討會(technologysymposium))中報道了300cm2/V.s的遷移率值，而在(111)-取向表面(平面)上遷移率可超過400cm2/V.s。

發明內容

本發明的目的是提供制造NMOS晶體管裝置或NMOS晶體管裝置的鍺通道層的方法，通過該方法生產了低缺陷(低于1E8/cm³)弛豫Ge翅片結構，其還具有高載體遷移率(對于孔，高于50cm²/V.s，且對于電子，高于100cm²/V.s)。

根據本發明，使用顯示第一獨立權利要求的技術特性的方法實現該目的。

根據本發明的第一方面，公開了形成NMOS晶體管裝置的鍺通道層的方法，該方法包括：

a.提供具有側壁的溝槽(第一溝槽)，該側壁由介電材料結構限定并鄰接硅基材的表面，該溝槽優選具有(001)取向；

b.在表面上的溝槽中種植晶種層，所述晶種層具有前表面，該前表面包含具有(111)取向的分面(facet)；

c.在溝槽中的晶種層上種植應變弛豫緩沖層，該應變弛豫緩沖層包含硅鍺；

d.在應變弛豫緩沖層上種植包含鍺(Ge)的通道層。

一個優勢在于：晶種層在隨后的應變弛豫緩沖層沉積期間促進形成具有(111)分面的前表面。優選地，基材是包含STI(淺溝槽隔離)的基材，且介電材料結構包含STI結構，后者例如包含二氧化硅。然后，在包含STI的基材中提供溝槽可包括對位于各相鄰STI結構對之間的相應硅突出物開槽。