[發明專利]一種形成NMOS晶體管裝置的鍺通道層、NMOS晶體管裝置和CMOS裝置的方法

有效

• 申請號: 201510435539.4
• 申請日: 2015-07-22
• 公開（公告）號: CN105304494B
• 公開（公告）日: 2019-06-28
• 發明（設計）人: J·米塔德;R·魯;L·維特斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10;H01L27/092
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 余穎;江磊

1.一種形成晶體管裝置的方法，所述方法包括：

提供具有側壁的溝槽，所述側壁由介電材料結構限定并鄰接硅基材的表面；

在所述表面上的溝槽中種植晶種層，所述晶種層具有前表面，所述前表面包含具有(111)取向的分面；

在所述晶種層上且所述溝槽中種植應變弛豫緩沖(SRB)層，所述應變弛豫緩沖層包含硅鍺(SiGe)；和

在所述應變弛豫緩沖層上種植應變鍺通道層。

2.如權利要求1所述的方法，其還包括：在種植所述應變弛豫緩沖層之前施用溫度步驟。

3.如權利要求1所述的方法，其中，所述晶種層是鍺基晶種層。

4.如權利要求1所述的方法，其還包括：

提供具有側壁的第二溝槽，所述側壁由第二介電材料結構限定，并鄰接限定所述第二溝槽的底表面的所述硅基材的表面；

在所述第二溝槽中種植第二應變弛豫緩沖層；和

在所述第二溝槽中的所述第二應變弛豫緩沖層上種植壓縮應變的鍺通道層。

5.如權利要求4所述的方法，其中，所述應變弛豫緩沖層和所述第二應變弛豫緩沖層在種植所述晶種層之后同時形成，并且由相同材料形成。

6.如權利要求4所述的方法，其中，所述應變鍺通道層和所述壓縮應變的鍺通道層同時形成，并且由相同材料形成。

7.如權利要求6所述的方法，其中，所述晶種層是Ge層或SiGe層。

8.如權利要求4所述的方法，其中，提供所述溝槽和所述第二溝槽包括：對位于所述硅基材中形成的淺溝槽隔離(STI)結構之間的硅突起物開槽，并且其中，在種植所述晶種層之后進行開槽，以形成所述第二溝槽。

9.如權利要求4所述的方法，其中，形成所述應變鍺通道層包括：形成具有(111)取向的分面，和

其中，形成所述壓縮應變的鍺通道層包括：形成具有(110)取向的側壁和具有(001)取向的頂表面。

10.一種半導體晶體管裝置，其包含：

具有側壁的溝槽，所述側壁由介電材料結構限定并鄰接硅基材的表面；

在所述表面上的溝槽中形成的晶種層，所述晶種層具有前表面，所述前表面包含具有(111)取向的分面；

在所述晶種層上所述溝槽中形成的應變弛豫緩沖(SRB)層，所述應變弛豫緩沖層包含硅鍺；和

在所述應變弛豫緩沖層上形成的應變鍺通道層，所述應變鍺通道層在所述溝槽中具有(111)取向。

11.如權利要求10所述的裝置，其中，所述晶種層是鍺晶種層或SiGe晶種層。

12.如權利要求10所述的裝置，其還包含：

具有側壁的第二溝槽，所述側壁由介電材料結構限定，并鄰接限定所述第二溝槽的底表面的硅基材的表面；

在所述第二溝槽中進一步形成的應變弛豫緩沖(SRB)層；和

在所述第二溝槽中所述應變弛豫緩沖層上形成的壓縮應變的鍺通道層。

13.如權利要求12所述的裝置，其中，所述應變鍺通道層和所述壓縮應變的鍺通道層各自是無摻雜的。

14.如權利要求10所述的裝置，其中，所述溝槽具有底表面，所述底表面具有的取向使具有(111)取向的應變鍺通道層的表面和所述溝槽的底表面在交叉平面中形成。

15.一種半導體晶體管裝置，其包含：

n-通道金屬氧化物硅(NMOS)晶體管裝置，包含：

具有側壁的溝槽，所述側壁由介電材料結構限定并鄰接硅基材的表面，

在所述表面上的溝槽中形成的晶種層，所述晶種層具有前表面，所述前表面包含具有(111)取向的分面，

在所述晶種層上所述溝槽中形成的應變弛豫緩沖(SRB)層，所述應變弛豫緩沖層包含硅鍺，和

在所述應變弛豫緩沖層上形成的包含鍺的通道層，所述通道層在所述溝槽中具有(111)取向；和

p-通道金屬氧化物硅(PMOS)晶體管裝置，包含：

具有側壁的第二溝槽，所述側壁由介電材料結構限定，并鄰接限定所述第二溝槽的底表面的所述硅基材的表面；

在所述第二溝槽中進一步形成的應變弛豫緩沖(SRB)層；和

在所述第二溝槽中所述應變弛豫緩沖層上進一步形成的通道層，該進一步形成的通道層具有(110)側壁取向和(001)頂表面取向。