[發明專利]SOI叉指結構襯底Ⅲ?Ⅴ族材料溝道薄膜晶體管及制備方法

有效

• 申請號: 201510433864.7
• 申請日: 2015-07-22
• 公開（公告）號: CN105070763B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 呂奇峰;韓偉華;洪文婷;楊富華
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

1.一種SOI叉指結構襯底的III-V族材料溝道薄膜晶體管，包括：

一SOI襯底，該SOI襯底的頂層硅上的一側包括一源區，另一側為漏區，中間為硅亞微米線，該硅亞微米線為叉指結構；

一絕緣介質層，該絕緣介質層制作在該源區和漏區的表面，該源區和漏區上的絕緣介質層上分別開有電極窗口，該絕緣介質層的材料為SiO₂，厚度為5-20nm；

一III-V族材料薄膜，其制作在叉指結構的硅亞微米線上；

一柵介質層，該柵介質層制作在該III-V族材料薄膜的表面；

一源電極，該源電極制作在該源區電極窗口內，該源電極與SOI襯底的頂層硅接觸；

一漏電極，該漏電極制作在該漏區介質層窗口內，該漏電極與SOI襯底的頂層硅接觸；以及

一柵電極，該柵電極制作于柵介質層上。

2.根據權利要求1所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管，其中該SOI襯底的頂層硅為(110)晶面。

3.根據權利要求1所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管，其中該柵介質層的材料為Al₂O₃、HfO₂、Si₃N₄、ZrO₂、Ta₂O₅、BST或PZT，其厚度為5nm-20nm。

4.根據權利要求1所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管，其中該源區、漏區和硅亞微米線在距離該SOI襯底上表面20nm-100nm內采用N型摻雜，摻雜濃度為10¹⁸cm^-3-10¹⁹cm^-3。

5.根據權利要求1所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管，其中源電極、漏電極和柵電極的材料為金、銅、鋁或多晶硅。

6.一種SOI叉指結構襯底的III-V族材料溝道薄膜晶體管的制備方法，包括如下步驟：

步驟1：選取未摻雜的SOI襯底，該SOI襯底的頂層硅為(110)晶面，在SOI襯底的頂層硅的表面制作厚度為5nm-20nm的絕緣介質層；

步驟2：對SOI襯底的頂層硅表面采用離子注入方式對SOI襯底進行N型摻雜；

步驟3：快速熱退火激活摻雜原子；

步驟4：在絕緣介質層上刻蝕出有源區和漏區；

步驟5：在源區和漏區之間、SOI襯底的頂層硅上刻蝕出硅亞微米線，該硅亞微米線為叉指結構；

步驟6：在硅亞微米線的頂面和側壁上外延生長厚度為50nm-200nm的III-V族材料薄膜，并實現叉指結構區域的整體覆蓋；

步驟7：對III-V族材料薄膜頂面采用(NH₄)₂S溶液進行表面鈍化處理；

步驟8：在III-V材料薄膜的表面上生長柵介質層；

步驟9：在源區和漏區上的絕緣介質層上制作電極窗口，并在電極窗口中分別制作源電極和漏電極，該源電極和漏電極與SOI襯底的頂層硅接觸；

步驟10：在柵介質層上制作柵電極，完成器件的制備。

7.根據權利要求6所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管制備方法，其中該柵介質層的材料為Al₂O₃、氮氧化物、HfO₂、Si₃N₄、ZrO₂、Ta₂O₅、BST或PZT，其厚度為5nm-20nm。

8.根據權利要求6所述的SOI叉指結構襯底的III-V族材料溝道薄膜晶體管制備方法，其中對SOI襯底進行N型摻雜，摻雜濃度為10¹⁸cm^-3-10¹⁹cm^-3，摻雜厚度為20nm-100nm。