[發明專利]緊湊CMOS器件絕緣結構

有效

• 申請號: 201510364034.3
• 申請日: 2015-06-26
• 公開（公告）號: CN105226059B
• 公開（公告）日: 2018-05-22
• 發明（設計）人: 雪克·瑪力卡勒強斯瓦密
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 張靜潔;徐雯瓊

1.一種集成電路，其特征在于，包括：

一第一導電類型輕摻雜的半導體層；

一第一導電類型的第一阱，形成在半導體層中，所述的第一阱罩住有源器件，并且連接到第一阱電勢，

一第二導電類型的第二阱，形成在半導體層中并且具有閉合的環形阱結構以包圍著所述第一阱，所述第二阱罩住有源器件并且連接到第二阱電勢；以及

一第二導電類型的掩埋層，形成在第一阱和第二阱下方的半導體層中，所述的半導體層與第一阱和第二阱間隔開，掩埋層至少部分地與第二阱重疊以圍繞第一阱的外圍，所述第一阱通過第二阱與半導體層隔離且所述掩埋層形成在所述第一阱下方。

2.如權利要求1所述的集成電路，其特征在于，所述的掩埋層是電浮動的。

3.如權利要求1所述的集成電路，其特征在于，所述的掩埋層通過一耗盡區電連接到第二阱，所述的耗盡區形成在第二阱和掩埋層之間。

4.如權利要求1所述的集成電路，其特征在于，所述的掩埋層圍繞第一阱的周邊且與整個第二阱重疊。

5.如權利要求1所述的集成電路，其特征在于，所述的半導體層包括：

一第一導電類型的半導體襯底；以及

一第一導電類型的外延層，形成在所述的半導體襯底上，所述的掩埋層形成在半導體襯底上。

6.如權利要求1所述的集成電路，其特征在于，所述的第一阱罩住第二導電類型的MOS晶體管，作為有源器件；

所述的第二阱罩住第一導電類型的MOS晶體管，作為有源器件。

7.如權利要求1所述的集成電路，其特征在于，所述的第一導電類型為P-型，第二導電類型為N-型。

8.如權利要求7所述的集成電路，其特征在于，所述的第一阱的第一阱電勢包括第一接地電勢，半導體層電連接到第二接地電勢，通過第二阱和掩埋層，第一接地電勢與第二接地電勢隔離。

9.如權利要求8所述的集成電路，其特征在于，所述的第二阱的第二阱電勢包括一個正電壓源電壓。

10.一種集成電路，其特征在于，包括：

多個電路模塊，每個電路模塊包括形成在第二導電類型的第一阱中的第一導電類型的MOS器件和形成在第一導電類型的第二阱中的第二導電類型的MOS器件，

第一和第二阱形成在第一導電類型的掩埋層之上的半導體層中，第一和第二導電類型的MOS器件相互連接以形成相應的電路模塊中的電路，其中在每個電路模塊中，

所述第一阱被所述第二阱包圍，并通過所述第二阱與所述半導體層隔離，且在所述第一阱下方形成所述掩埋層。

11.如權利要求10所述的集成電路，其特征在于，所述的掩埋層至少部分地與第二阱重疊以圍繞第一阱的外圍。

12.如權利要求11所述的集成電路，其特征在于，所述的掩埋層圍繞第一阱的外圍且與第二阱接觸。

13.如權利要求11所述的集成電路，其特征在于，所述的掩埋層形成在第一阱和第二阱下方的半導體層中，所述的半導體層與第一阱和第二阱間隔開，所述第一阱通過第二阱與半導體層隔離，且所述掩埋層圍繞第一阱且通過耗盡區形成在第一和第二阱之間。

14.如權利要求13所述的集成電路，其特征在于，所述的掩埋層是電浮動的。

15.如權利要求10所述的集成電路，其特征在于，所述的半導體層包括：

一第一導電類型的半導體襯底；以及

一第一導電類型輕摻雜的外延層，形成在所述的半導體襯底上，所述的掩埋層形成在半導體襯底上。