[發明專利]一種PCIE信號完整性測試系統和方法

在審

• 申請號: 201510355525.1
• 申請日: 2015-06-24
• 公開（公告）號: CN105045697A
• 公開（公告）日: 2015-11-11
• 發明（設計）人: 賈永濤
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 李世喆

1.一種PCIE信號完整性測試系統，其特征在于，包括：主板板卡、PCIE總線、PCIE裝置和測試裝置，其中，

所述主板板卡包含了至少一個中央處理器和XDP接口，其中，所述至少一個中央處理器中，每一個中央處理器通過所述XDP接口與所述測試裝置互連，并通過所述PCIE總線與所述PCIE裝置互連；

所述中央處理器，用于通過XDP接口接收所述測試裝置發送來的數據信號，通過所述PCIE總線將所述數據信號中攜帶的第一測試數據發送給所述PCIE裝置，并通過所述PCIE總線接收到所述PCIE裝置發送的接收數據，形成第二測試數據，將該第二測試數據通過所述XDP接口發送給所述測試裝置；

所述PCIE裝置，用于通過所述PCIE總線接收所述第一測試數據，形成接收數據，并將該接收數據通過所述PCIE總線發送給所述至少一個中央處理器；

所述測試裝置加載了測試腳本，通過運行該測試腳本調節所述PCIE總線的電壓和信號時序，通過所述XDP接口發送所述數據信號給所述至少一個中央處理器，通過所述XDP接口接收所述至少一個中央處理器發送的所述第二測試數據，當所述第一測試數據與所述第二測試數據不同時，獲取當前電壓和當前信號時序，并判斷所述當前電壓的絕對值是否大于等于所述PCIE總線的電壓限值和當前信號時序的絕對值是否大于等于所述PCIE總線的信號時序限值，當判斷結果為是時，則確定該PCIE總線的信號完整性通過測試。

2.根據權利要求1所述的系統，其特征在于，進一步包括：

USB-XDP3接口，用于連接所述XDP接口和所述測試裝置，將所述數據信號轉發給所述XDP接口，并將所述第二測試數據轉發給所述測試裝置。

3.根據權利要求1所述的系統，其特征在于，所述測試裝置安裝了IntelEVTS軟件，所述測試腳本在所述IntelEVTS軟件上運行；

所述測試裝置，進一步用于設定電壓和信號時序的調節規則，并按照所述設定的電壓和信號時序，通過運行所述IntelEVTS軟件中的測試腳本調節所述PCIE總線的電壓和信號時序。

4.根據權利要求1或3所述的系統，其特征在于，所述測試裝置，進一步用于建立所述PCIE總線中各個分線信息、所述至少一個中央處理器端口信息和所述PCIE裝置端口信息間的對應關系，在確定所述PCIE總線中一條或多條待測試分線后，根據該對應關系，確定所述PCIE總線中一條或多條待測試分線對應的所述中央處理器和所述PCIE裝置，通過所述XDP接口發送所述數據信號給所述一條或多條待測試分線對應的所述中央處理器，通過所述XDP接口接收所述一條或多條待測試分線對應的所述中央處理器發送的所述第二測試數據。

5.根據權利要求1所述的系統，其特征在于，所述PCIE總線的電壓限值為15.1，所述PCIE總線的信號時序限值為10.2；

所述測試裝置，用于判斷所述當前電壓絕對值是否大于等于15.1和當前信號時序的絕對值是否大于等于10.2，當判斷結果為是時，則確定該PCIE總線的信號完整性通過測試。

6.一種PCIE信號完整性測試方法，其特征在于，在測試裝置上加載測試腳本，并通過運行該測試腳本調節PCIE總線的電壓和信號時序，還包括：

發送數據信號給至少一個中央處理器，所述數據信號包括：控制指令和第一測試數據；

通過所述控制指令，控制所述至少一個中央處理器接收所述第一測試數據，將該第一測試數據通過PCIE總線發送給PCIE裝置形成接收數據，并控制所述至少一個中央處理器接收所述接收數據，形成第二測試數據；

接收所述至少一個中央處理器發送的所述第二測試數據；

當所述第一測試數據與所述第二測試數據不同時，獲取當前電壓和當前信號時序；

判斷所述當前電壓的絕對值是否大于等于所述PCIE總線的電壓限值和當前信號時序的絕對值是否大于等于所述PCIE總線的信號時序限值，如果是，則該PCIE總線的信號完整性通過測試。