[發明專利]一種低延時的CDR中QC-LDPC并行編碼器

在審

• 申請號: 201510347372.6
• 申請日: 2015-06-20
• 公開（公告）號: CN104980168A
• 公開（公告）日: 2015-10-14
• 發明（設計）人: 張鵬
• 申請（專利權）人: 榮成市鼎通電子信息科技有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種適合于CDR系統采用的四種碼率QC-LDPC碼的低延時并行編碼器，CDR是中國數字廣播的英文簡稱，英文全稱是China?Digital?Radio，QC-LDPC碼的生成矩陣G是由a×t個b×b階循環矩陣G_i,j構成的陣列，其中，a、t和b皆為正整數，t＝a+c，1≤i≤a，1≤j≤t，四種不同碼率η分別是1/4、1/3、1/2、3/4，對于這四種不同碼率QC-LDPC碼，均有t＝36和b＝256，四種不同碼率對應的參數a分別是9、12、18、27，四種不同碼率對應的參數c分別是27、24、18、9，四種a的最大公約數是y＝3，b＝u×x，u＝8，x＝32，子塊行矩陣U_ρ是生成矩陣G第ρ塊行、后c塊列中所有循環矩陣的前u行構成的一個u×bc階矩陣，其中，1≤ρ≤a，生成矩陣G對應碼字v＝(s,p)，G的前a塊列對應的是信息向量s＝(e₀,e₁,…,e_ab-1)，后c塊列對應的是校驗向量p，以b比特為一段，信息向量s被等分為a段，即s＝(s₁,s₂,…,s_a)，校驗向量p被等分為c段，即p＝(p₁,p₂,…,p_c)，其特征在于，所述編碼器包括以下部件：

寄存器R₁～R_t，寄存器R₁～R_a用于緩存信息向量s＝(s₁,s₂,…,s_a)，寄存器R_a+1～R_t用于計算和存儲校驗向量p＝(p₁,p₂,…,p_c)；

求和陣列，對并行輸入的u位信息比特e_un,e_un+1,...,e_un+7進行組合求和，具體而言，是從中選取m個不同的元素進行模2加，其中，0≤n<a×x，1≤m≤u；

選擇擴展器M₁～M_c，在求和陣列運算結果的基礎上，根據碼率η完成向量(e_un,e_un+1,...,e_un+7)與子塊行矩陣U_ρ的并行乘法，其中，1≤ρ≤a，ρ＝[n/x]+1，符號[n/x]表示不大于n/x的最大整數；

b位二輸入異或門A₁～A_c，A_l將向量(e_un,e_un+1,...,e_un+7)與子塊行矩陣U_ρ乘積的第l段b比特累加到寄存器R_a+l中，其中，1≤l≤c。

2.如權利要求1所述的并行編碼器，其特征在于，所述求和陣列有u個輸入端和255個輸出端，求和陣列對并行輸入的u位信息比特e_un,e_un+1,...,e_un+7進行組合求和，所有子塊行矩陣共有255個不同的非零列向量，它們與向量(e_un,e_un+1,...,e_un+7)的內積對應255個求和表達式，這些求和表達式用255個多輸入異或門加以實現。

3.如權利要求1所述的并行編碼器，其特征在于，所述選擇擴展器M_l根據碼率η和子塊行矩陣U_ρ的下標ρ從求和陣列的輸出端中選擇一部分并擴展成b個，以構成向量(e_un,e_un+1,...,e_un+7)與子塊行矩陣U_ρ乘積的第l段b比特，選擇方式完全取決于碼率η對應的子塊行矩陣U_ρ的bc個列向量。

4.一種適合于CDR系統采用的四種碼率QC-LDPC碼的低延時并行編碼方法，CDR是中國數字廣播的英文簡稱，英文全稱是China?Digital?Radio，QC-LDPC碼的生成矩陣G是由a×t個b×b階循環矩陣G_i,j構成的陣列，其中，a、t和b皆為正整數，t＝a+c，1≤i≤a，1≤j≤t，四種不同碼率η分別是1/4、1/3、1/2、3/4，對于這四種不同碼率QC-LDPC碼，均有t＝36和b＝256，四種不同碼率對應的參數a分別是9、12、18、27，四種不同碼率對應的參數c分別是27、24、18、9，四種a的最大公約數是y＝3，b＝u×x，u＝8，x＝32，子塊行矩陣U_ρ是生成矩陣G第ρ塊行、后c塊列中所有循環矩陣的前u行構成的一個u×bc階矩陣，其中，1≤ρ≤a，生成矩陣G對應碼字v＝(s,p)，G的前a塊列對應的是信息向量s＝(e₀,e₁,…,e_ab-1)，后c塊列對應的是校驗向量p，以b比特為一段，信息向量s被等分為a段，即s＝(s₁,s₂,…,s_a)，校驗向量p被等分為c段，即p＝(p₁,p₂,…,p_c)，其特征在于，所述編碼方法包括以下步驟：

第1步，清零寄存器R_a+1～R_t，并為選擇擴展器M_l配置信息向量s對應的碼率η，其中，1≤l≤c；

第2步，并行輸入u位信息比特e_un,e_un+1,...,e_un+7，寄存器R₁～R_a串行左移u位，緩沖信息向量s，向選擇擴展器的塊行號控制端輸入塊行號ρ＝[n/x]+1，選擇擴展器M_l根據碼率η和塊行號ρ的數值從求和陣列的輸出端中選擇一部分并擴展成b個，以共同構成向量(e_un,e_un+1,...,e_un+7)與子塊行矩陣U_ρ的乘積，b位二輸入異或門A_l將乘積的第l段b比特與寄存器R_a+l串行循環左移u位的結果相加，和存回寄存器R_a+l，其中，0≤n<ax，1≤ρ≤a，1≤l≤c，符號[n/x]表示不大于n/x的最大整數；

第3步，以1為步長遞增改變n的取值，重復第2步ax-1次，完成后，寄存器R₁～R_a存儲的是信息向量s＝(s₁,s₂,…,s_a)，寄存器R_a+1～R_t存儲的是校驗向量p＝(p₁,p₂,…,p_c)；

第4步，并行輸出碼字v＝(s,p)。