[發(fā)明專利]一種基于多處理器協(xié)作的用于軟件無線電的基帶板卡

在審

• 申請?zhí)枺?/td>: 201510318884.X
• 申請日: 2015-06-11
• 公開（公告）號: CN104991882A
• 公開（公告）日: 2015-10-21
• 發(fā)明（設(shè)計）人: 劉彤;竇崢;呂超;林云;趙宇寧;齊琳;張林波;張文旭
• 申請（專利權(quán)）人: 哈爾濱工程大學
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/38
• 代理公司: 北京和信華成知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11390
• 代理人: 胡劍輝

1.一種基于多處理器協(xié)作的用于軟件無線電的基帶板卡，其特征在于，所述基帶板卡包括一片現(xiàn)場可編程門陣列FPGA芯片和兩片數(shù)字信號處理器DSP芯片；所述兩片DSP芯片之間通過超鏈接接口互聯(lián)，所述FPGA芯片分別與所述兩片DSP芯片通過串行高速輸入輸出接口SRIO連接，所述FPGA、所述兩片DSP芯片均通過PCI總線與上位機進行通信，由所述上位機統(tǒng)一進行配置；

所述FPGA芯片具有：FMC接口、第二代四倍數(shù)據(jù)速率QDR2接口、第三代雙倍數(shù)據(jù)速率DDR3接口、兩個HiLink接口、兩個SRIO4X接口、PCIE4X接口、吉比特收發(fā)器GTP8X接口、吉比特收發(fā)器GTP4X接口、80路低電壓差分信號LVDS接口以及10路通用輸入/輸出接口GPIO；所述80路LVDS接口和所述GTP4X接口均連接所述FMC接口，所述FPGA芯片通過所述GTP8X接口連接至所述PCI總線，并且所述FPGA芯片還通過由所述兩個HiLink接口和所述10路GPIO構(gòu)成的復(fù)用接口連接至所述PCI總線；

每片DSP芯片具有：千兆以太網(wǎng)接口SGMII、超鏈接接口、SRIO4X接口、16路GPIO、外部存儲器接口B型EMIFB接口、PCIE2X接口、I2C總線接口和串行外設(shè)接口SPI；每片DSP芯片通過SPI外接NOR閃存，并且通過所述EMIFB接口連接NAND閃存，每片DSP芯片外接同步動態(tài)隨機存儲器SDRAM，每片DSP芯片通過I2C總線連接電可擦除可編程只讀存儲器EEPROM，所述兩片DSP芯片和所述FPGA芯片之間通過SRIO4X接口進行數(shù)據(jù)交換。

2.根據(jù)權(quán)利要求1所述的基于多處理器協(xié)作的用于軟件無線電的基帶板卡，其特征在于，還包括：

PCIE交換芯片，用于所述FPGA芯片和所述兩片DSP芯片的PCIE接口擴展；

PCIE/PCI橋接芯片，用于PCIE串行總線到并行PCI總線的橋接；

所述PCIE交換芯片與所述FPGA芯片通過PCIE4X接口進行數(shù)據(jù)交換；

所述PCIE交換芯片分別與所述兩片DSP芯片通過PCIE2X接口進行數(shù)據(jù)交換；

所述PCIE交換芯片與PCI總線通過PCIE4X接口連接；

所述PCIE交換芯片與所述PCIE/PCI橋接芯片通過PCIE4X接口連接。

3.根據(jù)權(quán)利要求1或2所述的基于多處理器協(xié)作的用于軟件無線電的基帶板卡，其特征在于，還包括：接口芯片，每片DSP芯片的所述16路GPIO與所述接口芯片相連接。

4.根據(jù)權(quán)利要求1或2所述的基于多處理器協(xié)作的用于軟件無線電的基帶板卡，其特征在于，

所述FPGA芯片作為主處理器，且所述兩片DSP芯片作為協(xié)處理器；或者，

所述兩片DSP芯片作為主處理器，且所述FPGA芯片作為協(xié)處理器。