[發(fā)明專利]半導(dǎo)體器件的制造方法及半導(dǎo)體器件

在審

• 申請?zhí)枺?/td>: 201510303567.0
• 申請日: 2015-06-04
• 公開（公告）號: CN105140249A
• 公開（公告）日: 2015-12-09
• 發(fā)明（設(shè)計(jì)）人: 木村雅俊
• 申請（專利權(quán)）人: 瑞薩電子株式會社
• 主分類號: H01L27/146
• 分類號: H01L27/146;G03F7/20;H01L21/027
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 陳偉

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件及半導(dǎo)體器件的制造方法，尤其涉及一種可適用于具有固態(tài)圖像傳感器的半導(dǎo)體器件及其制造方法的技術(shù)。

背景技術(shù)

為了實(shí)現(xiàn)高像素而在大尺寸的芯片中形成用于數(shù)碼相機(jī)等的圖像傳感器(imagesensor)時，在制造工序中，由于無法通過1次曝光對整個芯片進(jìn)行曝光處理，所以曝光處理分幾次進(jìn)行即分割曝光處理。

另外，在適用于搭載有自動對焦系統(tǒng)功能的數(shù)碼相機(jī)中所用的相位差技術(shù)的固態(tài)圖像傳感器中，構(gòu)成圖像傳感器的多個像素的每一個中至少分別設(shè)置有2個光電二極管，這種技術(shù)已廣為人知。

專利文獻(xiàn)1(日本特開平05－6849號公報(bào))中，公開了如下技術(shù)，即在大尺寸的芯片中無法通過一個掩膜對整個芯片進(jìn)行曝光時，可將之分割為多個掩膜進(jìn)行曝光，此時，掩膜的分割位置被界定在形成于芯片主面上的多個像素之間的區(qū)域中。

專利文獻(xiàn)2(日本特開2008－263050號公報(bào))中公開了如下技術(shù)，即像素與分割曝光的邊界線的位置重合的技術(shù)。

專利文獻(xiàn)1日本特開平05－6849號公報(bào)

專利文獻(xiàn)2日本特開2008－263050號公報(bào)

發(fā)明內(nèi)容

為了實(shí)現(xiàn)高畫質(zhì)而擴(kuò)大像素面積、增加像素?cái)?shù)量、以及因縮小芯片尺寸而導(dǎo)致圖像傳感器內(nèi)的像素密度增加等，都將導(dǎo)致相鄰像素間的元件隔離區(qū)域的寬度縮小。此時，如果通過專利文獻(xiàn)1所公開的技術(shù)在像素之間的元件隔離區(qū)域中對用于曝光的掩膜進(jìn)行分割，就有可能因掩膜的位置偏差或隔離尺寸偏差而產(chǎn)生不良。如果為了避免出現(xiàn)這些問題而加大元件隔離區(qū)域的寬度，將難于實(shí)現(xiàn)像素的高密度化，從而導(dǎo)致出現(xiàn)半導(dǎo)體器件性能下降等問題。

本發(fā)明的所述內(nèi)容及所述內(nèi)容以外的目的和新特征將在本說明書的描述及附圖說明中寫明。

下面對本發(fā)明中所公開的具有代表性實(shí)施方式中的結(jié)構(gòu)概要進(jìn)行簡單說明。

上述一實(shí)施方式中的半導(dǎo)體器件的制造方法就是，將曝光用掩膜的分割位置規(guī)定在在構(gòu)成圖像傳感器的像素內(nèi)形成的第1光電二極管和第2光電二極管之間的區(qū)域中。

根據(jù)本專利申請書所公開的一實(shí)施方式，可提高半導(dǎo)體器件的性能。尤其是可實(shí)現(xiàn)像素的高密度化，而且還能防止出現(xiàn)像素的特性偏差。

附圖說明

圖1所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件結(jié)構(gòu)的概略圖。

圖2所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件的等價電路圖。

圖3所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件的平面布局圖。

圖4所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件的平面布局圖。

圖5所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件的平面布局圖。

圖6所示的是沿著圖4中的A－A線截?cái)嗟慕孛鎴D。

圖7所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件制造工序的流程圖。

圖8所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件制造工序的流程圖。

圖9所示的是本發(fā)明第1實(shí)施方式中半導(dǎo)體器件制造工序平面圖。

圖10所示的是接著圖9之后的半導(dǎo)體器件制造工序的平面圖。

圖11所示的是接著圖10之后的半導(dǎo)體器件制造工序的平面圖。

圖12所示的是接著圖11之后的半導(dǎo)體器件制造工序的平面圖。

圖13所示的是接著圖12之后的半導(dǎo)體器件制造工序的平面圖。

圖14所示的是本發(fā)明第2實(shí)施方式中半導(dǎo)體器件的平面布局圖。

圖15所示的是本發(fā)明第2實(shí)施方式的變形例中半導(dǎo)體器件的平面布局圖。

圖16所示的是本發(fā)明第3實(shí)施方式中半導(dǎo)體器件的平面布局圖。

圖17所示的是本發(fā)明第3實(shí)施方式的變形例中半導(dǎo)體器件的平面布局圖。

圖18所示的是本發(fā)明第4實(shí)施方式中半導(dǎo)體器件的平面布局圖。

符號說明

AMI放大晶體管

AR有源區(qū)

CP接觸塞

DL邊界線

DP層差

EI元件隔離區(qū)域

FD浮動傳播區(qū)

GE柵電極

N1、N2N^－型半導(dǎo)體區(qū)域

PD1、PD2光電二極管

PE2像素

RST復(fù)位晶體管

SC襯底接觸部

SEL選擇晶體管

TX1、TX2傳送晶體管

WL阱區(qū)域

具體實(shí)施方式