[發(fā)明專利]在半導(dǎo)體裝置上形成替代柵極結(jié)構(gòu)的方法

有效

• 申請?zhí)枺?/td>: 201510299742.3
• 申請日: 2015-06-03
• 公開（公告）號(hào): CN105280500B
• 公開（公告）日: 2018-08-31
• 發(fā)明（設(shè)計(jì)）人: 劉兵武;臧輝
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明公開一種在半導(dǎo)體裝置上形成替代柵極結(jié)構(gòu)的方法,其包括：除其它以外，圍繞鰭片形成鰭片保護(hù)層；在該鰭片保護(hù)層的部分上方形成犧牲柵極電極；鄰近該犧牲柵極電極形成至少一個(gè)側(cè)間隙壁；移除該犧牲柵極電極以定義柵極開口，該柵極開口暴露該鰭片保護(hù)層的部分；氧化該鰭片保護(hù)層的至少該暴露部分，從而形成該鰭片保護(hù)層的氧化部分；以及移除該鰭片保護(hù)層的該氧化部分，從而暴露該柵極開口內(nèi)的該鰭片的表面。

技術(shù)領(lǐng)域

本發(fā)明通常涉及集成電路的制造，尤其涉及在半導(dǎo)體裝置上形成替代柵極結(jié)構(gòu)的各種方法。

背景技術(shù)

目前，在例如微處理器、存儲(chǔ)裝置等集成電路中，在有限的芯片面積上設(shè)置并運(yùn)行有大量的電路組件，尤其是晶體管。近幾十年來已在增加電路組件(例如晶體管)的性能以及縮小其特征尺寸方面取得了極大的進(jìn)步。不過，增強(qiáng)電子裝置的功能性的持續(xù)需求迫使半導(dǎo)體廠商不斷縮小電路組件的尺寸并提高電路組件的操作速度。但是，特征尺寸的持續(xù)縮小要求在重新設(shè)計(jì)制程技術(shù)、開發(fā)新的制程策略及工具方面做出巨大努力，以符合新的設(shè)計(jì)規(guī)則。通常，高性能集成電路產(chǎn)品例如高性能微處理器會(huì)包含數(shù)十億個(gè)獨(dú)立場效應(yīng)晶體管(field effect transistor；FET)。這些場效應(yīng)晶體管通常以開關(guān)模式工作，也就是說，這些裝置呈現(xiàn)高導(dǎo)通狀態(tài)(開狀態(tài)；on-state)和高阻抗?fàn)顟B(tài)(關(guān)狀態(tài)；off-state)。場效應(yīng)晶體管的狀態(tài)由柵極電極控制。在施加適當(dāng)?shù)目刂齐妷汉?，該柵極電極控制在該晶體管的漏區(qū)與源區(qū)之間形成的溝道區(qū)的電導(dǎo)率。晶體管裝置可具有各種形式，例如所謂平面晶體管裝置、三維(3D)或FinFET裝置等。

圖1A顯示形成于半導(dǎo)體襯底B上方的示例現(xiàn)有技術(shù)FinFET半導(dǎo)體裝置“A”的立體圖。參考該圖以在很高層面解釋FinFET裝置的一些基本特征。在這個(gè)例子中，F(xiàn)inFET裝置A包括三個(gè)示例鰭片C、柵極結(jié)構(gòu)D、側(cè)間隙壁E以及柵極覆蓋層F。柵極結(jié)構(gòu)D通常由例如高k絕緣材料(k值為10或更大)或二氧化硅層的絕緣材料層(未單獨(dú)顯示)以及充當(dāng)裝置A的柵極電極的一個(gè)或多個(gè)導(dǎo)電材料層(例如金屬和/或多晶硅)組成。鰭片C具有三維配置：高度H、寬度W以及軸向長度L。在裝置A操作時(shí)，軸向長度L與裝置A中的電流行進(jìn)的方向?qū)?yīng)。由柵極結(jié)構(gòu)D覆蓋的鰭片C的部分是FinFET裝置A的溝道區(qū)。在傳統(tǒng)的流程中，通過執(zhí)行一個(gè)或多個(gè)外延生長制程，可使位于間隙壁E的外部(也就是裝置A的源/漏區(qū)中)的鰭片C的部分的尺寸增加或甚至使其合并在一起(圖1A中未圖示的情形)。在FinFET裝置中，柵極結(jié)構(gòu)D可包圍鰭片C的全部或部分的兩側(cè)及上表面以形成三柵極結(jié)構(gòu)，也就是形成具有三維結(jié)構(gòu)而非平面結(jié)構(gòu)的溝道。在一些情況下，在鰭片C的頂部設(shè)置絕緣覆蓋層(未圖示)，例如氮化硅，這樣FinFET裝置僅有雙柵極結(jié)構(gòu)(僅側(cè)壁)。與平面FET不同，在FinFET裝置中，溝道垂直于半導(dǎo)體襯底的表面而形成，以縮小該半導(dǎo)體裝置的物理尺寸。此類FinFET裝置的柵極結(jié)構(gòu)D可通過使用所謂“先柵極”或“替代柵極”(后柵極)制造技術(shù)來制造。

對于許多早期的裝置技術(shù)，大多數(shù)晶體管組件(平面或FinFET裝置)的柵極結(jié)構(gòu)由多種硅基材料組成，例如二氧化硅和/或氮氧化硅柵極絕緣層結(jié)合多晶硅柵極電極。不過，隨著尺寸不斷縮小的晶體管組件的溝道長度日益縮小，許多較新一代的裝置使用包含替代材料的柵極電極，以試圖避免可能與溝道長度縮小的晶體管中傳統(tǒng)硅基材料的使用相關(guān)聯(lián)的短溝道效應(yīng)。例如，在一些尺寸不斷縮小的晶體管組件中(其可具有約10至32納米或更小的溝道長度)，實(shí)施的柵極結(jié)構(gòu)包括所謂高k介電柵極絕緣層以及作為柵極電極的一個(gè)或多個(gè)金屬層(HK/MG)。與此前較傳統(tǒng)的二氧化硅/多晶硅柵極結(jié)構(gòu)配置相比，這樣的另類柵極結(jié)構(gòu)經(jīng)證明能夠提供顯著增強(qiáng)的操作特性。

如上所述，在形成平面裝置或三維裝置時(shí)可使用替代柵極制程。圖1B至1J是經(jīng)由鰭片C的長軸(也就是沿電流傳輸方向)所作的剖視圖，以簡單并理想化顯示在FinFET晶體管裝置上通過使用替代柵極技術(shù)形成HK/MG替代柵極結(jié)構(gòu)的一種示例現(xiàn)有技術(shù)方法。