[發明專利]半導體裝置的制造方法

有效

• 申請號: 201510270864.X
• 申請日: 2015-05-25
• 公開（公告）號: CN105321819B
• 公開（公告）日: 2019-07-26
• 發明（設計）人: 西村武義
• 申請（專利權）人: 富士電機株式會社
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/739;H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 金玉蘭;尹淑梅

1.一種半導體裝置的制造方法，是具備對第一導電型半導體區域和第二導電型半導體區域交替重復地進行了配置的并列pn層的半導體裝置的制造方法，其特征在于，包括：

第一形成工序，重復地進行沉積第一導電型的第一半導體層的第一沉積工序，以及將第一導電型雜質和第二導電型雜質分別選擇性地導入到所述第一半導體層，而在所述第一半導體層的表面層交替地重復配置第一個第一導電型雜質區和第二導電型雜質區的第一導入工序；以及

熱處理工序，通過熱處理使所述第一個第一導電型雜質區和所述第二導電型雜質區擴散而形成所述并列pn層，

在所述第一形成工序中，還進行第二導入工序，使第一導電型雜質選擇性地導入到最上層的所述第一半導體層的夾在相鄰的所述第二導電型雜質區之間的部分，而提高最上層的所述第一半導體層的所述第二導電型雜質區側部的第一導電型雜質濃度。

2.根據權利要求1所述的半導體裝置的制造方法，其特征在于，

在所述第二導入工序中，在最上層的所述第一半導體層的夾在相鄰的所述第二導電型雜質區之間的部分形成第二個第一導電型雜質區，所述第二個第一導電型雜質區的雜質濃度比所述第一半導體層高，且具有能夠抑制由所述熱處理引起的所述第二導電型雜質區向所述第一個第一導電型雜質區側擴散的第一導電型雜質濃度。

3.根據權利要求1或2所述的半導體裝置的制造方法，其特征在于，

至少在針對最上層的所述第一半導體層而進行的所述第一導入工序中，分離地配置所述第一個第一導電型雜質區與所述第二導電型雜質區。

4.根據權利要求1或2所述的半導體裝置的制造方法，其特征在于，

在所述第一導入工序中，通過離子注入將所述第二導電型雜質選擇性地導入到所述第一半導體層，

在最上層的所述第一半導體層形成所述第二導電型雜質區時，設定所述離子注入的劑量和加速能量，使得所述第二導電型雜質區的深度為所述第一半導體層的深度的1/10以上且1/2以下。

5.根據權利要求1或2所述的半導體裝置的制造方法，其特征在于，所述第一半導體層的雜質濃度為5×10¹⁵/cm³以上且為1×10¹⁷/cm³以下。

6.根據權利要求1或2所述的半導體裝置的制造方法，其特征在于，

在所述第一沉積工序中，在雜質濃度比所述第一導電型半導體區域高，并且具有5×10¹⁵/cm³以上且1×10¹⁷/cm³以下的雜質濃度的第一導電型的第三半導體層上沉積所述第一半導體層，

在所述熱處理工序之后，進行從與所述第一半導體層側相反的一側研磨所述第三半導體層的薄化工序；以及從所述第三半導體層的研磨后的面的一側將雜質導入到所述第三半導體層，而形成雜質濃度比所述第三半導體層高的第一導電型或第二導電型的第四半導體層的第三形成工序。

7.根據權利要求6所述的半導體裝置的制造方法，其特征在于，

所述第四半導體層的雜質濃度為1×10¹⁵/cm³以上且為1×10¹⁸/cm³以下。

8.根據權利要求1或2所述的半導體裝置的制造方法，其特征在于，

在所述第一沉積工序中，在雜質濃度比所述第一導電型半導體區域高且具有1×10¹⁵/cm³以上且1×10¹⁸/cm³以下的雜質濃度的第一導電型的第四半導體層上沉積所述第一半導體層，

在所述熱處理工序之后，進行從與所述第一半導體層側相反的一側研磨所述第四半導體層的薄化工序。