[發明專利]一種形成不同側墻結構的方法

在審

• 申請號: 201510249101.7
• 申請日: 2015-05-15
• 公開（公告）號: CN104979292A
• 公開（公告）日: 2015-10-14
• 發明（設計）人: 秦偉;高慧慧;李程;楊渝書
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

技術領域

本發明涉及半導體技術領域，具體涉及一種在同一芯片的不同區域形成不同側墻結構的方法。

背景技術

側墻刻蝕(Spacer?Etch)是CMOS器件形成的關鍵工藝。對于存儲器(Flash)產品來說，由于芯片中同時具有存儲單元(Cell)和外圍邏輯(Periphery)兩個區域，而且兩個區域的設計和結構有很大不同，所以在半導體制造過程中經常需要針對不同區域側墻結構進行獨立的工藝流程，這就需要增加很多層光刻(Photo)和刻蝕(Etch)工藝。

由于中間(Cell)區域和邊緣(Periphery)區域的后續工藝中的離子注入的條件有很大差別，所以對兩個區域的Spacer?Width(側墻寬度)和材質也有不同的要求。請參閱圖1，現有的形成不同側墻結構的方法，在同一芯片的中間區域的第一柵極和邊緣區域的第二柵極側壁先后形成側墻結構，包括。

步驟S1：根據器件要求在中間區域和邊緣區域沉積下氧化硅層-氮化硅層-上氧化硅層三層結構；

步驟S2：利用光刻膠將邊緣區域覆蓋住；

步驟S3：利用高選擇比的濕法刻蝕工藝將中間區域的上氧化硅層全部去除；

步驟S4：對第一柵極頂部和底部的氮化硅層和下氧化硅層進行干法刻蝕，以在第一柵極側壁形成ON結構的側墻；

步驟S5：去除光刻膠；

步驟S6：利用光刻膠將中間區域蓋住；

步驟S7：對邊緣區域的下氧化硅層-氮化硅層-上氧化硅層進行干法刻蝕，以在第二柵極側壁形成ONO結構的側墻；

步驟S8：去除光刻膠。

然而，對同一芯片的不同區域的不同側墻結構分別進行制備，造成工藝步驟增加，出貨周期延長，機臺利用率下降，工藝成本上升的問題。

發明內容

為了克服以上問題，本發明旨在提供一種形成不同側墻結構的方法，通過同步刻蝕過程來完成在同一芯片的不同區域的不同側墻結構的刻蝕。

為了實現上述目的，本發明提供了一種形成不同側墻結構的方法，所述不同側墻結構分別位于同一芯片的中間區域的第一柵極側壁和邊緣區域的第二柵極側壁，其包括以下步驟：

步驟01：在所述中間區域和所述邊緣區域上同時沉積下氧化硅層-氮化硅層-上氧化硅層三層結構；所述三層結構覆蓋住所述第一柵極和所述第二柵極；

步驟02：采用干法刻蝕工藝，同時刻蝕并去除所述第一柵極和所述第二柵極的頂部和底部的所述上氧化硅層；

步驟03：采用一覆蓋材料將所述邊緣區域覆蓋住；

步驟04：采用濕法刻蝕工藝選擇性刻蝕掉位于所述第一柵極側壁的所述上氧化硅層；

步驟05：去除所述覆蓋材料；

步驟06：采用干法刻蝕工藝，同時刻蝕位于所述第一柵極和所述第二柵極頂部和底部的所述氮化硅層和所述下氧化硅層、以及高于所述第二柵極頂部的所述上氧化硅層，以暴露出所述第一柵極和所述第二柵極的頂部表面及其底部的所述中間區域和所述邊緣區域的表面，從而在所述第一柵極和所述第二柵極側壁分別形成ON側墻結構和ONO側墻結構。

優選地，所述下氧化硅層的厚度小于所述氮化硅層的厚度，所述氮化硅層的厚度小于所述上氧化硅層的厚度。

優選地，所述步驟02中，所述干法刻蝕工藝為等離子體各向異性刻蝕工藝。

優選地，所述步驟03中，所述覆蓋材料為光刻膠。

優選地，所述步驟04中，所述濕法刻蝕工藝中所采用的藥液對所述上氧化硅層的刻蝕速率大于對所述氮化硅層和所述覆蓋材料的刻蝕速率。

優選地，所述步驟04中，所采用的藥液為NH₄F和HF的混合液，其中，NH₄F:HF＝40:1。

優選地，所述步驟05中，所述覆蓋材料采用濕法工藝去除。

優選地，所述步驟06中，所述干法刻蝕工藝為等離子體各向異性刻蝕工藝。

優選地，所述中間區域和所述邊緣區域的材料為硅。

優選地，所述三層結構的沉積采用化學氣相沉積法。

本發明的形成不同側墻結構的方法，通過采用兩次干法刻蝕過程并結合一次濕法刻蝕過程，從而在同一芯片不同區域形成具有不同結構的側墻，相比于現有的工藝中的對不同區域的側墻結的分別進行刻蝕，本發明無需對不同區域側墻結構分別進行刻蝕，可以對不同區域的側墻結構進行同步刻蝕，從而簡化了工藝過程，縮短了出貨周期，提高了機臺利用率和降低了成本。

附圖說明

圖1為現有的形成不同側墻結構的方法的流程示意圖