[發明專利]一種電源門控電路

有效

• 申請號: 201510217339.1
• 申請日: 2015-04-30
• 公開（公告）號: CN104850210B
• 公開（公告）日: 2017-12-01
• 發明（設計）人: 王新入;唐樣洋;張臣雄
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;H03K19/00
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙)44285
• 代理人: 王仲凱

技術領域

本發明涉及電路領域，尤其涉及一種電源門控電路。

背景技術

隨著半導體集成電路工藝技術的發展，電路功耗問題成了困擾散熱、封裝和便攜的難題，并且，片上系統(SoC，System on Chip)系統的功耗在未來不斷的增長。

動態電壓頻率調整(DVFS，Dynamic Voltage and frequency scaling)技術是一種最有效的節能方法。如今，多核中央處理器(CPU，Central Processing Unit)架構應用應成為主流。同時，每個CPU核的低功耗技術應用也是變成普遍的DVFS的技術，為了將低功耗技術推動到另一個精細化的層面，片上電源供電要求日益趨向于，精細化，多供電電壓域，快速響應等特點。

以前的供電電源都被默認為片外，由于工藝和集成封裝能力的問題，隨著工藝技術以及封裝技術的提高，供電電源越來越多的被集中到片上。除此之外，片上電源的供電系統，不僅從以前的單一電壓輸出，到如今的多個電壓域，來滿足不同的片上系統的供電需求。

另外，隨著應用場景不同，片上供電需求也隨之變化。在半導體工藝進入到28nm技術節點，馬上要跨入14nm/16nm技術節點時，在集成度越高，以及供電電壓越低的前提下，對片上電源供電需求更趨向于快速電壓跟蹤，以便于更好的靠精細化DVFS，以及進一步降低片上系統功耗。

如圖1所示，傳統的電源門控(power gating)技術框架圖。主要包括兩部分組成，開關(Switches)和控制單元(Controller)。負載(Load)的供電由開關輸出，而控制單元完成對開關的開啟或關斷控制。開關的個數不受限制，可因具體的應用場景而制定。同時，開關的連接方式也不受限制，可以是全部并聯的形式于電源V_DD和負載兩端，也可以是串聯并聯結合的方式，或串聯的方式。具體來說，開關可以是常用的功率開關管(power switches)，也可以是傳統的互補金屬氧化物半導體(CMOS，Complementary Metal Oxide Semiconductor)工藝下的晶體管，也可以是，在電源門控技術中使用最頻繁的多閾值電壓CMOS。而控制電路根據外部輸入的參考電壓V_ref輸出相應的開關控制信號“Sw_1，Sw_2，....，Sw_n”給相應的開關。

電源門控技術開關的實現方式大多都采用多閾值電壓(MTCMOS Multi-Threshold CMOS)，以減小開關的靜態功耗。當負載工作時，電源門控則關閉，負載工作電壓為其所需電壓。當負載不工作時，電源門控開啟，從而使得負載的供電低于正常電壓。當負載的應用不同時，如負載是內存時，電源門控開啟還可以將負載供電電壓調制到其所需的電壓值(如，維持內存數據不丟失的最低電壓值)。

由于實際應用需求，如負載為處理器時，需要的電源門控的頻率增加，如2GHz主頻的處理器，需要電源門控的響應時間理論上要達到納秒級或十納秒級，從而使得動態調壓調頻技術能更好的動態降低功耗，且滿足性能需求。同時，對負載的電壓供電需求，從單一的工作電壓和低于閾值電壓兩者之間拓寬到了更多電壓域，也即是說，一般的芯片供電技術會涉及到負載的正常工作電壓或者使負載不工作低于閾值電壓的供電。但是隨著半導體工藝的進步，芯片在不同供電電壓之下，其性能可以在不同狀態下進行切換，從而滿足不同應用場景，不同工作模式下的需求。并且，由于負載受更方面因素的影響如工藝不確定性(process variation)，溫度影響，及電源波動等，負載的供電電壓實時的需要作出改變。

傳統的電源門控電路僅是對開關在時間點上進行控制，無法實現快速的電壓跟蹤，不能滿足在實際應用中，動態電壓頻率調整以及動態調壓技術的需求。

發明內容

本發明實施例提供了一種電源門控電路，用于在片上系統的供電電路中實現快速電壓跟蹤。

本發明實施例第一方面提供的電源門控電路，包括：

電壓輸出模塊和電壓控制模塊；

所述電壓輸出模塊包括：電源和至少兩個開關；所述至少兩個開關用于將所述電源輸出的電源電壓(V_DD)調制為負載所需的供電電壓(V_o)；

所述電壓控制模塊包括：第一信號調制單元；所述第一信號調制單元用于根據脈寬調制頻率(F_sw)生成第一控制信號，所述第一控制信號為經脈寬調制的多相位控制信號；