[發明專利]NMOS器件及工藝方法

在審

• 申請號: 201510215783.X
• 申請日: 2015-04-29
• 公開（公告）號: CN104851916A
• 公開（公告）日: 2015-08-19
• 發明（設計）人: 石晶;錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體領域，特別是指一種NMOS器件，本發明還涉及所述NMOS器件的工藝方法。

背景技術

NMOS器件是一種常見的電力電子器件，其包含源區及漏區，源區及漏區之間為溝道區，溝道區上方為柵氧化層及多晶硅柵極。作為一種開關器件，其存在導通和截止兩種狀態，內部為單一載流子參與導電，是一種單極型器件。其工作原理比較簡單，源區和漏區為相同導電類型的區域，溝道區為與源漏區相反導電類型的區域，通過控制多晶硅柵極上的電壓使溝道區的導電類型反型而使器件形成導通或截止。

MOS的閾值電壓V_T是柵極下面的半導體表面呈現強反型從而出現導電溝道時所需要加的柵源電壓，是決定MOS能否導通的臨界柵源電壓，是MOS器件非常重要的參數。柵電容Cox,即柵極下MOS結構的電容值對MOS的閾值電壓影響很大，一般Cox越大，|V_T|越小，而Cox的大小與柵氧化層的厚度有關。為了取得較低的閾值電壓V_T，降低柵氧化層的厚度是一種手段。現有的NMOS器件在其N阱區表面存在場氧，而較薄的柵氧化層在靠近場氧鳥嘴處由于較高的漏端電壓容易發生擊穿，如常見的55V擊穿電壓的柵氧化層厚度為其柵壓為40V，當降低到5V柵壓時，柵氧化層厚度為這時器件的擊穿性能就不夠理想。

發明內容

本發明所要解決的技術問題是提供一種NMOS器件，具有較高的輸出電容Cds線性度，及導通飽和電流。

本發明所要解決的另一技術問題是提供所述NMOS器件的工藝方法。

為解決上述問題，本發明所述的NMOS器件，在P型襯底上具有P型外延，所述P型外延中具有P阱，以及位于P阱兩側的N阱，所述的N阱表面具有場氧；場氧之間具有所述NMOS器件的柵氧化層；柵氧化層上為多晶硅柵極，多晶硅柵極兩端具有側墻；

所述的柵氧化層為中間薄，靠近場氧的兩端厚的形貌。

進一步地，所述柵氧化層靠近場氧的部分厚度為中間部分的厚度為?

本發明所述的NMOS器件的工藝方法，包含如下工藝步驟：

第1步，在P型硅襯底上生長P型外延層；

第2步，利用光刻膠定義出阱區，分別進行N阱和P阱的注入；

第3步，在N阱表面形成場氧；

第4步，在場氧之間的硅表面生長柵氧化層；

第5步，通過光刻定義去除溝道區上方的柵氧化層，并再進行柵氧氧化；

第6步，淀積多晶硅并刻蝕，形成多晶硅柵極；

第7步，在多晶硅柵極兩端形成側墻；

第8步，進行源區及漏區離子注入。

進一步地，所述第1步能夠省略，直接在P型襯底上進行下一步驟。

進一步地，所述第5步中，再進行的柵氧氧化形成的柵氧化層厚度小于第4步形成的柵氧化層厚度。

進一步地，所述第8步中，源區及漏區的離子注入雜質為磷或砷，注入能量≤200KeV，注入劑量為1x10¹³～1x10¹⁶cm^-2。

本發明所述的NMOS器件，其柵氧化層具有變化的形貌，優化了器件結構，在保證低閾值電壓的同時保證了器件較高的擊穿電壓。本發明所述的NMOS器件的工藝方法簡單，其厚柵氧的形成與其他高壓器件的柵氧形成共用一步工藝，不額外增加工藝步驟，易于實施。

附圖說明

圖1～8是本發明工藝步驟示意圖。

圖9是本發明器件擊穿電壓與閾值電壓曲線圖。

圖10是本發明工藝步驟流程圖。

附圖標記說明

101是P型襯底，102是P型外延，103是N阱，104是P阱，105是場氧，106是柵氧化層，107是多晶硅柵極，108是側墻，109是重摻雜N型區。

具體實施方式

本發明所述的NMOS器件，如圖8所示，在P型襯底101上具有P型外延102，所述?P型外延102中具有P阱104，以及位于P阱104兩側的N阱103，所述的N阱103表面具有場氧105；場氧105之間具有所述NMOS器件的柵氧化層106；柵氧化層106上為多晶硅柵極107，多晶硅柵極107兩端具有側墻108。