[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201510096483.4
• 申請日: 2015-03-04
• 公開（公告）號: CN104916707B
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 水上誠;鈴木拓馬
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/868
• 分類號: H01L29/868;H01L21/329
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

本發明的實施方式提供使導通電阻降低的半導體裝置及其制造方法。實施方式的半導體裝置，具備：第1電極；第2電極；第1導電型的第1半導體層，設在上述第1電極與上述第2電極之間，具有在從上述第1電極朝向上述第2電極的第1方向上碳空位密度變低的區域；第1導電型的第2半導體層，設在上述第1電極與上述第1半導體層之間，雜質元素濃度比上述第1半導體層高；以及第2導電型的多個第3半導體層，設在上述第2電極與上述第1半導體層之間。

本申請享受以日本專利申請2014－51899號(申請日：2014年3月14日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體裝置及其制造方法。

背景技術

在使用碳化硅(SiC)的半導體裝置中，在其制造工藝中需要高溫退火。但是，可以已知，若實施高溫退火，則碳化硅中，碳缺損而成的碳空位(日語：空孔)必然增多。該碳空位具有捕獲少數載流子的性質，會使元件中流動的少數載流子的壽命降低。由此有導通電阻上升的情況。因而，在使用碳化硅的半導體裝置中，優選盡可能減少碳空位。

發明內容

本發明的實施方式提供能降低導通電阻的半導體裝置及其制造方法。

實施方式的半導體裝置，具備：第1電極；第2電極；第1導電型的第1半導體層，設在上述第1電極與上述第2電極之間，具有在從上述第1電極朝向上述第2電極的第1方向上碳空位密度變低的區域；第1導電型的第2半導體層，設在上述第1電極與上述第1半導體層之間，雜質元素濃度比上述第1半導體層高；以及第2導電型的多個第3半導體層，設在上述第2電極與上述第1半導體層之間。

附圖說明

圖1(a)以及(b)是表示第1實施方式的半導體裝置的示意剖面圖。

圖2(a)～(c)是表示參考例的半導體裝置的制造過程的示意剖面圖。

圖3(a)～(d)是表示第1實施方式的半導體裝置的制造過程的示意剖面圖。

圖4是表示第1導電型的碳化硅區域中的碳空位密度的示意圖。

圖5(a)以及(b)是第2實施方式的半導體裝置的示意平面圖。

圖6(a)以及(b)是第2實施方式的半導體裝置的示意平面圖。

具體實施方式

(第一實施方式)

以下，參照附圖，對實施方式進行說明。在以下的說明中，對同一部件賦予同一符號，對一度說明過的部件適當地省略其說明。

圖1(a)以及(b)是表示本實施方式的半導體裝置的示意剖面圖。

這里，圖1(a)中，表示圖1(b)的A－A’線的剖面。圖1(b)中，表示圖1(a)的C－C’線的剖面。

半導體裝置1是上下電極構造的pin二極管。圖1(a)的箭頭的范圍1u是半導體裝置1的最小單元，實際上，該單元1u在Y方向上排列。

半導體裝置1具備陰極電極10(第1電極)和陽極電極11(第2電極)。在陰極電極10與陽極電極11之間，設有n^－型的半導體層20(第1半導體層)。半導體層20相當于pin二極管的i區域。

半導體裝置1中，具有在從陰極電極10朝向陽極電極11的Z方向(第1方向)上半導體層20中的碳空位密度變低的區域(后述)。

在陰極電極10與半導體層20之間，設有n⁺型的半導體層21(第2半導體層)。半導體層21的雜質濃度高于半導體層20的雜質濃度。半導體層21與陰極電極10相接。