[發明專利]基于TFF的QC產生電路

有效

• 申請號: 201510096481.5
• 申請日: 2015-03-04
• 公開（公告）號: CN104617921B
• 公開（公告）日: 2017-11-17
• 發明（設計）人: 郎燕峰
• 申請（專利權）人: 浙江水利水電學院
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于TFF的QC產生電路，用輸入的二值時鐘CLK及其反信號產生出序列為0→1→2→3→2→1→0的四值時鐘QCLK，它包括兩個二輸入或門G1和G2、一個下降沿觸發的T觸發器FF0、一個上升沿觸發的T觸發器FF1、標記為P1、P2、P3和P4的四個PMOS管和標記為N1、N2、N3和N4的四個NMOS管；首先，用所述T觸發器FF0和FF1對二值時鐘CLK進行三分頻，分別得到在CLK下降沿處和上升沿處改變狀態的三分頻輸出信號Q₀和Q₁，它們的占空比都為33.3％，信號和分別是Q₀和Q₁的反信號；然后，用所述四個PMOS管和所述四個NMOS管組成產生四值時鐘的MOS管網絡，其電路為所述PMOS管P1的源極和漏極分別與邏輯值3的信號源和所述PMOS管P2的源極相接，所述PMOS管P3的源極和漏極分別與邏輯值2的信號源和所述PMOS管P4的源極相接，所述NMOS管N1的源極和漏極分別與邏輯值1的信號源和所述NMOS管N2的源極相接，所述NMOS管N3的源極和漏極分別與電源地和所述NMOS管N4的源極相接，所述MOS管P2、P4、N2和N4的漏極連接在一起作為四值時鐘QCLK的輸出端；最后，用CLK、和Q₁控制所述MOS管網絡產生四值時鐘QCLK；

所述基于TFF的QC產生電路的特征在于：所述T觸發器FF0和FF1的輸入信號的表達式分別為和所述兩個輸入信號的表達式在電路上實現為信號Q₀和接入所述或門G1的兩個輸入端，G1的輸出接所述T觸發器FF0的輸入端T₀，信號和Q₁接入所述或門G2的兩個輸入端，G2的輸出接所述T觸發器FF1的輸入端T₁；控制所述MOS管網絡的信號具體連接為信號CLK、Q₁、CLK、和Q₁分別與所述MOS管P1、P2、P3、P4、N1、N2、N3和N4的柵極相接。