[發(fā)明專利]多測試流程的測試方法

在審

• 申請?zhí)枺?/td>: 201510093564.9
• 申請日: 2015-03-02
• 公開（公告）號: CN104678290A
• 公開（公告）日: 2015-06-03
• 發(fā)明（設(shè)計）人: 余琨;張文情;張志勇;祁建華;葉守銀;羅斌
• 申請（專利權(quán)）人: 上海華嶺集成電路技術(shù)股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/26
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 周耀君

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測試領(lǐng)域，尤其是一種多測試流程的測試方法。

背景技術(shù)

隨著技術(shù)的發(fā)展，對效率的要求越來越高。為了提高測試效率，芯片測試可以分成多個測試流程，而每個測試流程的測試內(nèi)容不同。根據(jù)測試內(nèi)容的不同，所述多個測試流程所需要的測試時間也不同。如果一個測試流程所需要的時間比較長，就可以采取在待測晶圓上選取一定數(shù)目的待測芯片，只對所述待測芯片進行該測試流程中的測試項。

目前，在兩個測試流程中，是在需要時間比較長的測試流程中選取采樣點，所述選取采樣點的方法一般有兩種。一種是先將所述待測晶圓做第一次測試流程測試，然后，人工在所述待測晶圓上選取采樣點。這種方法靈活度高，可以根據(jù)所述第一次測試流程的測試結(jié)果來選擇所述采樣點。比如，可以在良率比較低的區(qū)域選的所述采樣點的數(shù)目較多，而在良率比較高的區(qū)域選擇的所述采樣點的數(shù)目較少。但是這種方法需要消耗人力，測試效率低，同時，在所述待測晶圓數(shù)量大時，人力的工作量也相應(yīng)的增大。

另一種方法是在所述待測晶圓上選取固定坐標(biāo)的所述待測芯片作為采樣點，在所述第一次測試流程測試完成后，就針對選中的采樣點進行第二次測試流程測試。這種方法無需人工干預(yù)，能夠提高測試效率。但是這種方法靈活性低，進一步的，如果所選取的采樣點測試失效，相應(yīng)部分所述待測芯片的失效測試數(shù)據(jù)就沒有參考意義，減少了可利用的數(shù)據(jù)信息，降低了有效數(shù)據(jù)的覆蓋率。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種多測試流程的測試方法，以解決多測試流程中人工干預(yù)、測試效率低、靈活度低的問題。

為了達到上述目的，本發(fā)明提供了一種多測試流程的測試方法，包括以下步驟：

在待測晶圓上選取多個待測芯片作為第一次采樣點；

對所述待測晶圓進行第一次測試流程測試，并根據(jù)所述第一次采樣點在所述第一次測試流程測試中的測試結(jié)果，確定第二次采樣點；

第二次測試流程對所述第二次采樣點進行測試。

優(yōu)選的，在上述的多測試流程的測試方法中，選取所述第一次采樣點的方法為在所述待測晶圓上均勻選取。

優(yōu)選的，在上述的多測試流程的測試方法中選取所述第一次采樣點的方法為在所述待測晶圓上以九宮格的方法選取。

優(yōu)選的，在上述的多測試流程的測試方法中，選取所述第一次采樣點的方法為在所述待測晶圓上以十六宮格的方法選取。

優(yōu)選的，在上述的多測試流程的測試方法中，所述第一次采樣點是所述九宮格或者所述十六宮格所劃分每個區(qū)域的中心，或者在所述九宮格或者所述十六宮格所劃分每個區(qū)域中選取多個所述待測芯片作為所述第一次采樣點。

優(yōu)選的，在上述的多測試流程的測試方法中所述第一次采樣點根據(jù)所述待測晶圓上待測芯片的良率分布來選擇。

優(yōu)選的，在上述的多測試流程的測試方法中，所述待測晶圓上的所述待測芯片良率高的區(qū)域選取的所述第一次采樣點的數(shù)目小于良率低的區(qū)域。

優(yōu)選的，在上述的多測試流程的測試方法中，所述第一次測試流程測試包括一第一測試項，所述第一測試項根據(jù)所述第二次測試流程的測試內(nèi)容設(shè)置。

優(yōu)選的，在上述的多測試流程的測試方法中，所述第二次采樣點的確定方法為：

如果所述第一次采樣點通過所述第一次測試流程的測試，則所述第一次采樣點即為所述第二次采樣點；

如果所述第一次采樣點在所述第一次測試流程中的測試失效，則將所述第一次采樣點的下一坐標(biāo)的待測芯片作為第一次采樣點，再次進行所述第一次測試流程測試，直到所述第一次采樣點通過所述第一次測試流程的測試。

優(yōu)選的，在上述的多測試流程的測試方法中，所述第一次采樣點的下一個待測芯片上指與所述第一次采樣點同行的下一列的所述待測芯片；或者為與上述第一次采樣點同列下一行的所述待測芯片；或者為所述第一次采樣點的下一行下一列的所述待測芯片。

本發(fā)明提供的多測試流程的測試方法中，在所述第一次測試流程的測試過程中，根據(jù)所述第一次測試流程中的測試結(jié)果來靈活的調(diào)整所述第二次測試流程所需要的所述第二次采樣點，在整個多流程測試過程中，無需人工參與，提高了測試效率，也提高了有效數(shù)據(jù)的覆蓋率。

附圖說明

圖1為本發(fā)明實施例中多測試流程的測試方法的流程圖。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的具體實施方式進行更詳細的描述。根據(jù)下列描述和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。