[發明專利]提高了板級可靠性的晶片級封裝裝置

有效

• 申請號: 201510093046.7
• 申請日: 2015-03-02
• 公開（公告）號: CN104900544B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: P·R·哈珀;M·梅森;A·V·薩莫伊洛夫
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/492
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 李隆濤

本發明描述了一種晶片級封裝裝置、電子裝置和用于制造該晶片級封裝裝置的制造方法，該方法包括在晶片級封裝裝置上形成暴露的引線末端，以便當將晶片級封裝裝置結合到另一電部件時提供焊料支撐結構。在各實現方式中，晶片級封裝裝置包括至少一個集成電路管芯、金屬墊、第一電介質層、再分布層、第二電介質層、柱結構、模制層、柱層、和鍍覆層，其中柱層被鋸切以在晶片級封裝裝置的至少兩個側面上形成墊觸頭。暴露的墊觸頭便于形成焊料角焊縫和支撐結構，結果得到改善的板級可靠性。

技術領域

本發明涉及晶片級封裝的技術領域，更具體地，涉及一種提高了板級可靠性的晶片級封裝裝置、電子裝置以及制造該晶片級封裝裝置的方法。

背景技術

多年來，封裝技術已經發展到開發更小、更便宜、更可靠和更環境友好的封裝裝置。例如，已經開發了采用可直接表面安裝的封裝裝置的芯片級封裝技術。扁平無引線封裝技術，諸如四方扁平無引線(QFN)封裝技術，將集成電路芯片物理地和電地連接到印刷電路板上。扁平無引線封裝技術通常采用引線框架，該引線框架包括安裝在其上的集成電路芯片(管芯)。該管芯可以通過引線鍵合技術或倒裝芯片技術與引線框架電互連。

發明內容

描述了晶片級封裝裝置、電子裝置和制造方法，所述制造方法包括在晶片級封裝裝置上形成暴露的引線末端以便在晶片級封裝裝置上提供焊料支撐結構。焊料角焊縫可以被優化以便提高板級可靠性并使得容易進行視覺檢查。在各實現方式中，采用根據本發明的示例技術的晶片級封裝裝置包括：包含至少一個集成電路管芯的經處理的半導體晶片、設置在所述至少一個集成電路管芯上的金屬墊、設置在所述至少一個集成電路管芯上以及所述金屬墊的至少一部分上的第一電介質層、至少部分地形成在所述金屬墊和所述第一電介質層上的再分布層、設置在所述第一電介質層上以及所述再分布層的一部分上的第二電介質層、形成在所述再分布層上的第一柱、至少部分地形成在所述第二電介質層上的模制層、形成在所述第一柱上的第二柱、和形成在所述第二柱上的鍍覆層。另外，一種電子裝置可以包括印刷電路板和上述晶片級裝置。在各實現方式中，一種采用根據本發明的示例技術來制造表面安裝裝置的方法包括：接納經處理的集成電路晶片；在所述經處理的集成電路晶片上形成金屬墊；在所述集成電路晶片的至少一部分和所述金屬墊的至少一部分上形成第一電介質層；至少部分地在所述金屬墊和所述第一電介質層上形成再分布層結構；在所述第一電介質層上以及所述再分布層結構的一部分上形成第二電介質層；在所述再分布層結構上形成柱；在所述第二電介質層上以及所述柱的一部分上形成模制層；在所述柱上以及所述模制層的一部分上形成柱層，其中所述柱層從第一柱延伸到另一柱；在所述柱層上形成鍍覆層；和單體化所述經處理的集成電路晶片，其包括沿橫跨所述鍍覆層的鋸切道進行切割，其中單體化所述經處理的集成電路晶片結果得到一種晶片級封裝件，其具有在所述晶片級封裝件的至少兩個側面上暴露的墊觸頭。

根據本發明的一個方面，一種晶片級封裝裝置，其包括：經處理的半導體晶片，其包括至少一個集成電路管芯；金屬墊，其設置在所述至少一個集成電路管芯上；第一電介質層，其設置在所述至少一個集成電路管芯上以及所述金屬墊的至少一部分上；再分布層，其至少部分地形成在所述金屬墊和所述第一電介質層上；第二電介質層，其設置在所述第一電介質層上以及所述再分布層的一部分上；柱結構，其形成在所述再分布層上；模制層，其至少部分地形成在所述第二電介質層上；柱層，其形成在所述柱結構上；和鍍覆層，其形成在所述柱層上。

可選地，設置在所述至少一個集成電路管芯上的所述金屬墊包括鋁。

可選地，所述第一電介質層或所述第二電介質層中的至少一個包括聚苯并惡唑材料。

可選地，所述第一電介質層或所述第二電介質層中的至少一個包括聚酰亞胺材料。

可選地，所述柱結構或所述柱層中的至少一個包括銅。

可選地，所述柱結構包括屏障材料。

可選地，所述柱層在所述柱結構上形成懸臂。

可選地，所述模制層包括環氧基材料。