[發明專利]緊湊型三維存儲器

有效

• 申請號: 201510090124.8
• 申請日: 2015-02-28
• 公開（公告）號: CN104978990B
• 公開（公告）日: 2017-11-10
• 發明（設計）人: 張國飆
• 申請（專利權）人: 成都海存艾匹科技有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;G11C5/02;H01L27/102
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及集成電路存儲器領域，更確切地說，涉及三維存儲器（3D-M）。

背景技術

三維存儲器（3D-M）是一種單體（monolithic）半導體存儲器，它含有多個相互堆疊的存儲元（也被稱為存儲器件）。3D-M包括三維只讀存儲器（3D-ROM）和三維隨機讀取存儲器（3D-RAM）。3D-ROM可以進一步劃分為三維掩膜編程只讀存儲器（3D-MPROM）和三維電編程只讀存儲器（3D-EPROM）。基于其編程機制，3D-M可以含有memristor、resistive random-access memory（RRAM或ReRAM）、phase-change memory（PCM）、programmable metallization memory（PMM）、或conductive-bridging random-access memory（CBRAM）等。

美國專利5,835,396披露了一種3D-M（3D-ROM）（圖1A）。它含有一半導體襯底0以及位于其上的襯底電路0K。一層平面化的絕緣介質0d覆蓋襯底電路0K。在絕緣介質層0d之上形成第一存儲層10，接著在第一存儲層10之上形成第二存儲層20 。襯底電路0K含有分別為第一和第二存儲層10、20服務的第一和第二解碼器14、24。每個存儲層（如10、20）含有多條頂地址線（即y地址線，如12a-12d、22a-22d）、多條底地址線（即x地址線，如11a、21a）和多個位于頂地址線和底地址線交叉處的存儲器件（如1aa-1ad、2aa-2ad）。

圖1A中的結構是3D-M存儲塊100的一部分。存儲塊100是3D-M芯片的基本構件，在其最高存儲層200中，所有的地址線21a、22a-22d均是連續的，并在存儲塊100的邊緣或接近存儲塊100的邊緣處截止。存儲塊100中每個存儲層（如20）的存儲器件（如2aa-2ad）組成一個存儲陣列（如200A）。一個3D-M芯片含有多個存儲塊（如100）。

存儲層10、20分別通過接觸通道孔13a、23a與襯底電路0K耦合。接觸通道孔一般說來是交錯布置的（圖1B）。具體說來，x地址線11a、11c的接觸通道孔13a、13c形成在右邊（+x方向），而它們相鄰x地址線11b、11d的接觸通道孔13b、13d則形成在左邊（-x方向）（未畫出）。通過交錯布置可以將接觸通道孔的周期（pitch）p_c放寬到地址線周期p的兩倍（p_c=2p）。這里，周期是指兩個相鄰接觸通道孔（或兩條地址線）中心之間的距離。在多數情況下，地址線周期p是地址線線寬f的兩倍（p=2f）。很明顯，接觸通道孔的尺寸d_c和間距g_c是x地址線線寬f的兩倍（d_c=2f、g_c=2f）（圖1C）。即使這樣，由于現有技術可以將地址線線寬f做到最小光刻尺寸F的一半（f=F/2），接觸通道孔的尺寸及間隔仍等于最小光刻尺寸F（d_c=F、g_c=F）。這樣，接觸通道孔需要高分辨率（F節點）掩膜版，進而導致較高的制造工藝成本。

在本說明書中，一個存儲層的所有接觸通道孔組成一組接觸通道孔（即基礎通道孔組）（圖1E）。例如，存儲層10的所有接觸通道孔（如13a-13z）組成第一接觸通道孔組13，存儲層20的所有接觸通道孔（如23a-23z）組成第二接觸通道孔組23。由于每個存儲層都需要有它自己的接觸通道孔組（圖1A），一個含有多個存儲層的3D-M需要多組接觸通道孔，這會進一步增加制造工藝成本。

存儲器件是一位于頂地址線和底地址線交叉處的二端口器件。相應地，存儲陣列100A是一個交叉陣列（圖1D）。存儲器件1aa的符號表示它含有一可編程膜和一二極管。可編程膜的狀態可以在制造過程中或制造完成后改變。注意到，可編程膜和二極管可以合并成一層膜（參見美國專利8,071,972）。