[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201510076992.0
• 申請日: 2015-02-12
• 公開（公告）號: CN104867927B
• 公開（公告）日: 2018-10-09
• 發明（設計）人: 古畑智之
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/82
• 代理公司: 北京金信知識產權代理有限公司 11225
• 代理人: 黃威;蘇萌萌

本發明提供一種半導體裝置及其制造方法。半導體裝置包括：第一導電型的外延層；被施以第一電位的第二導電型的第一阱；被施以與第一電位不同的第二電位的第二導電型的第二阱；被設置在第一阱與第二阱之間的外延層中的第一導電型的第三阱；被設置在第一阱之下的外延層中的第一導電型的第一雜質區域；被設置在第一阱中的第一MOS晶體管；被設置在第二阱中的第二MOS晶體管；被設置在第三阱中的第三MOS晶體管，第一雜質區域的雜質濃度高于外延層的雜質濃度。

技術領域

本發明涉及一種半導體裝置及其制造方法。

背景技術

近年來，為了根據設備的工作狀態來切換消耗電流等，而在同一半導體基板中混裝了多個晶體管的半導體裝置受到關注。

例如在專利文獻1中記載有如下的半導體裝置，即，在半導體基板上混裝有第一MOS(Metal Oxide Semiconductor，金屬氧化物半導體)晶體管、第二MOS晶體管以及LDMOS(Lateral Diffused MOS，橫向擴散金屬氧化物半導體)晶體管等。在專利文獻1所記載的半導體裝置中，在P型的半導體基板上設置P型的阱以及N型的阱，在P型的阱中設置第一MOS晶體管，在N型的阱中設置第二MOS晶體管。另一方面，在P型的半導體基板上設置有P型的阱以及N型的阱的半導體裝置中，存在如下的情況，即，例如為了與設備的工作狀態對應，而在半導體基板上進一步設置N型的阱，并在該N型的阱中設置第三MOS晶體管。

然而，如上所述，當在P型的半導體基板上設置有2個N型的阱的情況下，當在一個N型的阱上施加的電位與在另一個N型的阱上施加的電位不同時，存在在2個N型的阱間產生漏電流的情況。

專利文獻1：日本特開2010-16153號公報

發明內容

本發明的幾個方式所涉及的目的之一在于，提供一種能夠抑制在阱間產生漏電流的情況的半導體裝置。另外，本發明的幾個方式所涉及的目的之一在于，提供一種能夠抑制在阱間產生漏電流的情況的半導體裝置的制造方法。

本發明是為了解決上述的課題的至少一部分而完成的，可作為以下的方式或者應用例來實現。

應用例1

本發明所涉及的半導體裝置的一個方式包括：半導體基板；第一導電型的外延層，其外延生長在所述半導體基板上；第二導電型的第一阱，其被設置于所述外延層中，并被施以第一電位；所述第二導電型的第二阱，其被設置于所述外延層中，并被施以與所述第一電位不同的第二電位；所述第一導電型的第三阱，其被設置在所述第一阱與所述第二阱之間的所述外延層中；所述第一導電型的第一雜質區域，其被設置在所述第一阱之下的所述外延層中；第一MOS晶體管，其被設置于所述第一阱中；第二MOS晶體管，其被設置于所述第二阱中；第三MOS晶體管，其被設置于所述第三阱中，所述第一雜質區域的雜質濃度高于所述外延層的雜質濃度。

在這樣的半導體裝置中，能夠利用第一雜質區域來抑制在第一阱與第二阱之間產生漏電流的情況。而且，在這樣的半導體裝置中，能夠利用第三阱來抑制在第一阱與第二阱之間產生漏電流的情況。

應用例2

在應用例1中，也可以采用如下的方式，即，所述第一雜質區域被設置在所述第二阱之下以及所述第三阱之下。

在這樣的半導體裝置中，能夠更切實地抑制在第一阱與第二阱之間產生漏電流的情況。

應用例3

在應用例1或2中，也可以采用如下的方式，即，包括被設置于所述外延層中的所述第二導電型的第二雜質區域，所述第二雜質區域具有：第一部分，其被設置于所述第一雜質區域之下；第二部分，其與所述第一部分連接，并以在俯視觀察時包圍所述第一阱、所述第二阱以及所述第三阱的方式而被設置。

在這樣的半導體裝置中，能夠利用第一雜質區域來抑制在第一部分與第一阱之間產生漏電流的情況。