[發明專利]組合FinFET及其形成方法

有效

• 申請號: 201510075614.0
• 申請日: 2015-02-12
• 公開（公告）號: CN104934474B
• 公開（公告）日: 2018-02-16
• 發明（設計）人: 黃玉蓮;彭辭修;李東穎;蔡明桓;萬幸仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明涉及集成電路器件，更具體地，涉及組合FinFET及其形成方法。

背景技術

隨著集成電路(IC)的尺寸不斷按比例縮小以及對IC速度的要求不斷提高，晶體管在具有越來越小的尺寸的同時需要具有更高的驅動電流。因此研發了鰭式場效應晶體管(FinFET)。在典型的FinFET中，在襯底上方形成垂直的鰭結構。這個垂直的鰭結構用于在橫向方向上形成源/漏極區以及在鰭中形成溝道區。在垂直方向上，在鰭的溝道區上方形成柵極以形成FinFET。隨后，可以在FinFET上方形成層間電介質(ILD)和多個互連層。

在諸如智能手機、PDA、筆記本電腦等當前電子應用中需要低功耗和高速的電路。與傳統的襯底/鰭材料(例如，硅)相比，其他半導體材料(例如，鍺、硅鍺或其他III族/IV族/V族元素)具有更高的遷移率與較低的有效質量，這有益于場效應晶體管(FET)的驅動電流。因此，這些其他半導體材料對于下一代FET來說是具有前景的材料。

發明內容

為了解決現有技術中存在的問題，本發明提供了一種鰭式場效應晶體管(FinFET)，包括：鰭，從半導體襯底向上延伸；以及柵極堆疊件，設置在所述鰭的溝道區的側壁上方并且覆蓋所述鰭的溝道區的側壁，其中，所述溝道區包括至少兩種不同的半導體材料。

在上述FinFET中，其中，所述至少兩種不同的半導體材料中的一種具有第一垂直尺寸，而所述溝道區具有第二垂直尺寸，并且其中，所述第一垂直尺寸與所述第二垂直尺寸的比率至少為約0.6。

在上述FinFET中，其中，所述至少兩種不同的半導體材料中的一種中的鍺的原子百分比至少為約10％。

在上述FinFET中，其中，所述至少兩種不同的半導體材料中的一種為鍺、硅鍺、砷化銦鎵或硅鍺錫。

在上述FinFET中，其中，所述至少兩種不同的半導體材料中的一種為硅、硅鍺或硅鍺錫。

在上述FinFET中，其中，所述鰭包括至少三種不同的半導體材料。

在上述FinFET中，其中，所述溝道區還包括相互擴散區。

在上述FinFET中，其中，所述至少兩種不同的半導體材料中的一種的第一水平尺寸比所述至少兩種不同的半導體材料中的兩種材料之間的界面的第二水平尺寸寬。

根據本發明的另一方面，提供了一種半導體器件，包括：第一半導體帶，位于襯底上方；第二半導體帶，位于所述第一半導體帶上方，其中，所述第一半導體帶和所述第二半導體帶包括不同的半導體材料；溝道區，其中，所述溝道區包括所述第二半導體帶和所述第一半導體帶的至少一部分，并且其中，所述第二半導體帶的第一垂直尺寸與所述溝道區的第二垂直尺寸的比率至少為0.6；以及柵極堆疊件，位于所述溝道區的側壁上方并且覆蓋所述溝道區的側壁。

在上述半導體器件中，其中，所述第一半導體帶包括第一半導體材料，而所述第二半導體帶包括第二半導體材料，其中，所述第一半導體材料具有比所述第二半導體材料高的遷移率，并且其中，所述第二半導體材料具有比所述第一半導體材料低的界面陷阱密度。

在上述半導體器件中，其中，所述半導體器件還包括：第一淺溝槽隔離(STI)區和第二STI區，其中，所述第一半導體帶設置在所述第一STI區與所述第二STI區之間。

在上述半導體器件中，其中，所述半導體器件還包括：第一淺溝槽隔離(STI)區和第二STI區，其中，所述第一半導體帶設置在所述第一STI區與所述第二STI區之間，其中，所述第一STI區的頂面低于所述第一半導體帶的頂面。

在上述半導體器件中，其中，所述半導體器件還包括：第一淺溝槽隔離(STI)區和第二STI區，其中，所述第一半導體帶設置在所述第一STI區與所述第二STI區之間，其中，所述第一STI區的頂面低于所述第二STI區的頂面。

在上述半導體器件中，其中，所述半導體器件還包括：第一淺溝槽隔離(STI)區和第二STI區，其中，所述第一半導體帶設置在所述第一STI區與所述第二STI區之間，其中，所述第一STI區和所述第二STI區的頂面基本平齊。

在上述半導體器件中，其中，所述半導體器件還包括：第一淺溝槽隔離(STI)區和第二STI區，其中，所述第一半導體帶設置在所述第一STI區與所述第二STI區之間，其中，所述第一STI區的頂面是凹形的。