[發(fā)明專(zhuān)利]具有松弛硅/鍺鰭片的集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201510070796.2
• 申請(qǐng)日: 2015-02-11
• 公開(kāi)（公告）號(hào): CN104835744B
• 公開(kāi)（公告）日: 2018-01-12
• 發(fā)明（設(shè)計(jì)）人: A·衛(wèi);劉金平;S·M·高;A·金德倫
• 申請(qǐng)（專(zhuān)利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L21/28;H01L29/78;H01L27/105;H01L21/8234
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司11314
• 代理人: 程偉,王錦陽(yáng)

技術(shù)領(lǐng)域

本發(fā)明通常涉及集成電路以及制造集成電路的方法，尤其涉及具有鰭式場(chǎng)效應(yīng)晶體管的集成電路，這些鰭式場(chǎng)效應(yīng)晶體管中的鰭片為松弛硅/鍺。

背景技術(shù)

傳統(tǒng)的鰭式場(chǎng)效應(yīng)晶體管(finned field effect transistor；FinFET)通過(guò)使用單晶硅作為鰭形溝道中的半導(dǎo)體來(lái)制造。在“P”型FinFET的源極及漏極中使用硅鍺合金以誘導(dǎo)與松弛晶格相比具有較高電子遷移率的應(yīng)變晶格。鍺原子大于硅原子，因此在硅結(jié)晶結(jié)構(gòu)上方生長(zhǎng)的鍺/硅結(jié)晶結(jié)構(gòu)應(yīng)變。不過(guò)，當(dāng)鰭片的寬度降低時(shí)，結(jié)晶應(yīng)變量被限制，因?yàn)轹捚妮^小區(qū)域沒(méi)有足夠的強(qiáng)度或面積來(lái)支持大的結(jié)晶應(yīng)變。因此，在極小的FinFET中，應(yīng)變晶格的優(yōu)勢(shì)減弱，但總體誘導(dǎo)鰭片應(yīng)力水平仍然很高。源極及漏極中的鍺濃度也被限制。鍺濃度可在0至100％之間梯度變化，但要求一定的體積。如果對(duì)于特定體積，濃度梯度太大，則濃度梯度產(chǎn)生的應(yīng)變超過(guò)結(jié)晶結(jié)構(gòu)的容量，因此晶格斷裂或破裂且硅/鍺晶格松弛。當(dāng)FinFET的尺寸縮小時(shí)，源極/漏極的體積縮小，從而限制針對(duì)特定體積的鍺濃度梯度。

通常使用金屬接觸來(lái)建立與源極及漏極的表面的電性連接。在金屬/半導(dǎo)體結(jié)處的潛在能障被稱(chēng)為肖特基能障(Schottky barrier)。肖特基能障要求在任意電流流動(dòng)以前在接觸上施加最小電壓，且大的肖特基能障降低FinFET的性能。金屬與鍺連接的肖特基能障顯著低于金屬與硅連接的肖特基能障。因此，通過(guò)增加建立電性連接的源極及漏極的表面處的鍺濃度可提升FinFET性能。不過(guò)，保持應(yīng)變?cè)礃O及漏極與硅鰭片的愿望阻礙具有高濃度鍺的源極及漏極的形成，因?yàn)槿缟纤觯诓怀渥愕捏w積上的高鍺濃度梯度破壞并松弛結(jié)晶結(jié)構(gòu)。

FinFET包括“N”型及“P”型，且針對(duì)每種類(lèi)型使用不同的或變化的制程步驟。例如，“N”型FinFET經(jīng)常使用外延生長(zhǎng)來(lái)制造硅鰭片，但使用獨(dú)立的外延生長(zhǎng)步驟來(lái)制造“P”型FinFET的鍺和硅鰭片。這導(dǎo)致重復(fù)的外延生長(zhǎng)及相關(guān)制程步驟來(lái)制造FinFET，從而增加制造成本及復(fù)雜性。通常，這也增加“N”型與“P”型FinFET之間的間距要求，從而不期望地增加總體芯片面積。

因此，想要開(kāi)發(fā)一種方法及集成電路，其針對(duì)“N”型及“P”型FinFET具有類(lèi)似結(jié)構(gòu)，因此能夠限制制造步驟的重復(fù)。另外，想要制造“P”型FinFET，其在電性接觸與源極及漏極的連接處具有極高的鍺濃度，因此能夠降低肖特基能障。而且，從下面結(jié)合附圖以及該背景技術(shù)所作的詳細(xì)說(shuō)明以及權(quán)利要求中將清楚本揭露的其它想要的特征及特性。

發(fā)明內(nèi)容

本發(fā)明提供集成電路以及制造這些集成電路的方法。在一個(gè)示例實(shí)施例中，一種制造集成電路的方法包括在結(jié)晶硅襯底上方形成結(jié)晶硅和鍺復(fù)合層，其中，復(fù)合層晶格松弛。在該復(fù)合層中形成鰭片，以及在該鰭片上方形成柵極。移除位于該柵極的相對(duì)側(cè)上的該鰭片的部分，以形成漏極開(kāi)口及源極開(kāi)口，并分別在該源極開(kāi)口及漏極開(kāi)口中形成源極及漏極。

在另一個(gè)示例實(shí)施例中，一種制造集成電路的方法包括在硅襯底上方形成多個(gè)硅和鍺鰭片，其中，該些鰭片中的晶格松弛。將該些鰭片劃分為為“N”型鰭式場(chǎng)效應(yīng)晶體管指定的N鰭片以及為“P”型鰭式場(chǎng)效應(yīng)晶體管指定的P鰭片。在該些鰭片上方形成多個(gè)偽柵極，以及移除位于該偽柵極的相對(duì)側(cè)上的該些鰭片的部分，以形成多個(gè)源極開(kāi)口及漏極開(kāi)口。掩蔽該些N鰭片，并針對(duì)該些P鰭片，分別在該源極開(kāi)口及該漏極開(kāi)口中形成源極及漏極，其中，該源極及漏極包括結(jié)晶硅和鍺。掩蔽該些P鰭片，并針對(duì)該些N鰭片，分別在該源極開(kāi)口及該漏極開(kāi)口中形成源極及漏極，其中，該源極及漏極包括約90質(zhì)量百分比或更高的結(jié)晶硅。

在又一個(gè)示例實(shí)施例中，一種集成電路包括鰭片，該鰭片具有位于結(jié)晶硅襯底上方的結(jié)晶硅和鍺復(fù)合層。該鰭片的該復(fù)合層中的該結(jié)晶硅和鍺松弛。柵極位于該鰭片上方，且源極及漏極與該復(fù)合層物理耦接。該源極及漏極為結(jié)晶硅，其具有應(yīng)變的源極晶格及漏極晶格。

附圖說(shuō)明

下文中將結(jié)合附圖說(shuō)明各種實(shí)施例，這些附圖中類(lèi)似的附圖標(biāo)記代表類(lèi)似的元件，以及其中：

圖1至11顯示依據(jù)示例實(shí)施例的集成電路及其制造方法，其中：

圖1至2，5至9以及11顯示集成電路及方法的剖視圖；以及

圖3至4以及10顯示集成電路及方法的立體剖視圖。

具體實(shí)施方式