[發明專利]高速低功耗多閾值雙邊沿觸發D型觸發器

有效

• 申請號: 201510061574.4
• 申請日: 2015-02-06
• 公開（公告）號: CN104601145A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 胡封林;竇強;劉仲;陳躍躍;胡少飛;羅恒;許邦建;劉勝;劉宗林;吳家鑄
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/356
• 代理公司: 湖南兆弘專利事務所 43008
• 代理人: 周長清

1.一種高速低功耗多閾值雙邊沿觸發D型觸發器，其特征在于，包括：

低功耗控制電路，用來接收低功耗控制輸入信號slp，對低功耗控制輸入信號slp進行緩沖處理后分別輸出信號：sleep和nsleep；

正沿觸發鎖存器，用來接收數據信號d，正相時鐘輸入信號clk、反相時鐘輸入信號nclk以及信號sleep和nsleep；正沿觸發鎖存器在正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制下對數據信號d進行鎖存處理后輸出信號qtp；

負沿觸發鎖存器，用來接收數據信號d，正相時鐘輸入信號clk、反相時鐘輸入信號nclk以及信號sleep和nsleep；負沿觸發鎖存器在正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制下對數據信號d進行鎖存處理后輸出信號：qtn；

低功耗輸出控制電路，用來在正相時鐘輸入信號clk為高電平，反相時鐘輸入信號nclk為低電平時，負沿觸發鎖存器采樣數據信號d，選擇輸出正沿觸發鎖存器的值；在正相時鐘輸入信號clk為低電平，反相時鐘輸入信號nclk為高電平時，正沿觸發鎖存器采樣數據信號d，選擇輸出負沿觸發鎖存器的值。

2.根據權利要求1所述的高速低功耗多閾值雙邊沿觸發D型觸發器，其特征在于，所述正沿觸發鎖存器在接收sleep為高電平有效、nsleep為低電平有效的信號時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，所述正沿觸發鎖存器進入睡眠狀態，此時時鐘控制部件輸出正相時鐘輸入信號clk為低電平“0”，?反相時鐘輸入信號nclk為高電平“1”。

3.根據權利要求1所述的高速低功耗多閾值雙邊沿觸發D型觸發器，其特征在于，所述負沿觸發鎖存器在接收sleep為高電平有效、nsleep為低電平有效的信號時，不受正相時鐘輸入信號clk、反相時鐘輸入信號nclk的控制，所述負沿觸發鎖存器進入睡眠狀態，此時時鐘控制部件輸出正相時鐘輸入信號clk為低電平“0”，?反相時鐘輸入信號nclk為高電平“1”?，此時輸出的是負沿觸發鎖存器的值，第一輸出信號q和第二輸出信號nq保持不變。

4.根據權利要求1或2或3所述的高速低功耗多閾值雙邊沿觸發D型觸發器，其特征在于，所述低功耗控制電路具有一個輸入端和兩個輸出端，輸入端為slp，為低功耗控制信號，高有效；輸出端為信號：sleep、nsleep，為睡眠和睡眠的非；所述低功耗控制電路包括一個兩級的反相器，其中第一級的反相器由P1?PMOS管和N1?NMOS管組成，其柵極連接slp，輸出作為低功耗控制電路的一個輸出端nsleep；第二級的反相器由P2?PMOS管和N2?NMOS管組成，其柵極連接nsleep，輸出作為低功耗控制電路的另一個輸出端sleep；P1?PMOS管和P2?PMOS管的襯底連接電源Vdd，源極連接電源Vdd；N1?NMOS管和N2?NMOS管的襯底接地Vss，源極連接地Vss。