[發(fā)明專利]混合型DAC電容陣列結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201510055601.7
• 申請(qǐng)日: 2015-02-03
• 公開(kāi)（公告）號(hào): CN104734718A
• 公開(kāi)（公告）日: 2015-06-24
• 發(fā)明（設(shè)計(jì)）人: 楊雁;伏進(jìn);王國(guó)興;李龍;吳高林;王謙;孟曉旭;籍勇亮;李勇;耿文良
• 申請(qǐng)（專利權(quán)）人: 國(guó)網(wǎng)重慶市電力公司電力科學(xué)研究院;國(guó)家電網(wǎng)公司;上海交通大學(xué)
• 主分類號(hào): H03M1/38
• 分類號(hào): H03M1/38
• 代理公司: 北京眾合誠(chéng)成知識(shí)產(chǎn)權(quán)代理有限公司 11246
• 代理人: 裴娜

技術(shù)領(lǐng)域

本發(fā)明涉及一種模擬集成電路中的數(shù)據(jù)轉(zhuǎn)換器領(lǐng)域，特別涉及一種能夠降低逐次逼近型模數(shù)轉(zhuǎn)換器功耗的電容陣列結(jié)構(gòu)。

背景技術(shù)

在模擬集成電路技術(shù)中，逐次逼近寄存器型(SAR)的模擬數(shù)字轉(zhuǎn)換器(ADC)是采樣速率低于5Msps的中等至高分辨率應(yīng)用的常見(jiàn)結(jié)構(gòu)。SAR?ADC的分辨率一般為8位至16位，具有低功耗、小尺寸等特點(diǎn)。這些特點(diǎn)使SAR?ADC獲得了很廣的應(yīng)用范圍，例如便攜式電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)信號(hào)采集器等。

逐次逼近型模數(shù)轉(zhuǎn)換器的DAC模塊是逐次逼近型模數(shù)轉(zhuǎn)換器的關(guān)鍵模塊，它產(chǎn)生的參考電壓精確度直接影響著模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。當(dāng)前有四種類別的DAC架構(gòu)被用于逐次逼近型模數(shù)轉(zhuǎn)換器：電壓型、電流型、電流舵型與電荷重分配型。前三種類別的DAC因?yàn)榇嬖谳^大的靜態(tài)功耗，在低功耗逐次逼近型模數(shù)轉(zhuǎn)換器中應(yīng)用不多，而電荷重分配DAC成為了低功耗逐次逼近型模數(shù)轉(zhuǎn)換器的主要選擇。電荷重分配型又有多種電容架構(gòu)，目前運(yùn)用最為廣泛的是二進(jìn)制權(quán)重陣列、帶衰減電容陣列和拆分電容陣列。如果將帶衰減電容的思想拓展，每個(gè)單位電容之間都接入衰減電容，電容陣列即為C2C電容陣列。二進(jìn)制權(quán)重陣列控制簡(jiǎn)單且精度較高，但功耗過(guò)高因而不適用于低功耗設(shè)備。帶衰減電容陣列雖然功耗低，但是精確度也低。拆分電容陣列本身精確度較高，而切換功耗也較低，但是單位電容數(shù)量大，DAC開(kāi)關(guān)控制也較為復(fù)雜，數(shù)字邏輯部分會(huì)消耗大量功耗，因而也不能滿足低功耗設(shè)備的需求。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的是提供一種混合型DAC電容陣列結(jié)構(gòu)，以解決現(xiàn)有傳統(tǒng)二進(jìn)制權(quán)重陣列結(jié)構(gòu)(CBW)功耗較高、帶衰減電容陣列結(jié)構(gòu)(BWA)精度極低的問(wèn)題，以滿足高精度低功耗模擬電子設(shè)備的需要。

本發(fā)明混合型DAC電容陣列結(jié)構(gòu)，包括n個(gè)C2C電容陣列單元、m個(gè)二進(jìn)制電容陣列單元、以及一個(gè)冗余電容，n個(gè)C2C單元對(duì)應(yīng)從第0個(gè)到第n個(gè)比特，m個(gè)二進(jìn)制電容陣列單元對(duì)應(yīng)第n+1個(gè)到第n+m個(gè)比特，其中m+n＝總比特?cái)?shù)；

n個(gè)C2C電容陣列單元中共有n個(gè)電容值為C的單位電容，n-1個(gè)電容值為2*C的電容，每個(gè)電容值為C的單位電容的上極板為相應(yīng)比特所對(duì)應(yīng)的節(jié)點(diǎn)，n個(gè)C2C電容陣列單元中共有n個(gè)節(jié)點(diǎn)，相鄰的兩個(gè)節(jié)點(diǎn)間用電容值為2*C的電容相連接；

m個(gè)二進(jìn)制電容陣列單元中共有m個(gè)電容值依次為2¹*C,2²*C…2^m*C的電容，且各電容的上極板連在一起共有1個(gè)節(jié)點(diǎn)，該節(jié)點(diǎn)對(duì)應(yīng)第n+1到第n+m個(gè)比特；

n個(gè)C2C電容陣列單元中第1個(gè)比特對(duì)應(yīng)的節(jié)點(diǎn)與冗余電容相連接，為電容陣列結(jié)構(gòu)的輸入端，第n個(gè)比特對(duì)應(yīng)的節(jié)點(diǎn)與第n+1個(gè)比特到第n+m個(gè)比特對(duì)應(yīng)的節(jié)點(diǎn)相連，為電容陣列結(jié)構(gòu)的輸出端，每個(gè)節(jié)點(diǎn)下端的電容的下極板連接一個(gè)選擇接地或接電源的選擇開(kāi)關(guān)。

本發(fā)明的有益效果：本發(fā)明混合型DAC電容陣列結(jié)構(gòu)，其將C2C電容陣列單元和二進(jìn)制電容陣列單元相結(jié)合，從而兼有了二進(jìn)制權(quán)重電容陣列結(jié)構(gòu)(CBW)精度高、帶衰減電容陣列結(jié)構(gòu)(BWA)功耗低的優(yōu)點(diǎn)，通過(guò)控制C2C電容陣列單元和二進(jìn)制電容陣列單元的組成比例，能更好的滿足各種模擬電子設(shè)備對(duì)低功耗、高精度的需求。

附圖說(shuō)明

圖1為混合型DAC電容陣列結(jié)構(gòu)的電路原理圖。

圖2為取7組C2C電容陣列單元和3組二進(jìn)制電容陣列單元用于單端SARADC中的SAR?ADC架構(gòu)圖。

圖3為取7組C2C電容陣列單元和3組二進(jìn)制電容陣列單元用于雙端SARADC中的SAR?ADC架構(gòu)圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述。

實(shí)施例一，如圖1所示，本實(shí)施例混合型DAC電容陣列結(jié)構(gòu)：包括n個(gè)C2C電容陣列單元、m個(gè)二進(jìn)制電容陣列單元、以及一個(gè)冗余電容，n個(gè)C2C單元對(duì)應(yīng)從第0個(gè)到第n個(gè)比特，m個(gè)二進(jìn)制電容陣列單元對(duì)應(yīng)第n+1個(gè)到第n+m個(gè)比特，其中m+n＝總比特?cái)?shù)；

n個(gè)C2C電容陣列單元中共有n個(gè)電容值為C的單位電容，n-1個(gè)電容值為2*C的電容，每個(gè)電容值為C的單位電容的上極板為相應(yīng)比特所對(duì)應(yīng)的節(jié)點(diǎn)，n個(gè)C2C電容陣列單元中共有n個(gè)節(jié)點(diǎn)，相鄰的兩個(gè)節(jié)點(diǎn)間用電容值為2*C的電容相連接；

m個(gè)二進(jìn)制電容陣列單元中共有m個(gè)電容值依次為2¹*C,2²*C…2^m*C的電容，且各電容的上極板連在一起共有1個(gè)節(jié)點(diǎn)，該節(jié)點(diǎn)對(duì)應(yīng)第n+1到第n+m個(gè)比特；