[發(fā)明專利]調(diào)整接觸電阻的工藝方法

在審

• 申請?zhí)枺?/td>: 201510052266.5
• 申請日: 2015-01-31
• 公開（公告）號: CN104637802A
• 公開（公告）日: 2015-05-20
• 發(fā)明（設(shè)計）人: 黃飛;李志國;楊勇;姜國偉;丁同國;曹子貴
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種調(diào)整接觸電阻的工藝方法，其特征在于，包括：

提供半導體襯底；

沉積第一金屬層，所述第一金屬層覆蓋所述半導體襯底；

在所述第一金屬層上沉積第二金屬，在開始沉積所述第二金屬時延遲一預定時間通入一反應(yīng)氣體，使得所述第二金屬與所述反應(yīng)氣體形成一頂層保護層。

2.如權(quán)利要求1所述的調(diào)整接觸電阻的工藝方法，其特征在于，所述預定時間為1s-3s。

3.如權(quán)利要求1所述的調(diào)整接觸電阻的工藝方法，其特征在于，在形成所述頂層保護層之后還進行一快速熱退火過程，所述第一金屬層與所述半導體襯底相接觸的部分形成一合金層。

4.如權(quán)利要求3所述的調(diào)整接觸電阻的工藝方法，其特征在于，進行一快速熱退火過程之后，去除所述頂層保護層以及剩余的所述第一金屬層。

5.如權(quán)利要求3所述的調(diào)整接觸電阻的工藝方法，其特征在于，所述合金層的厚度為

6.如權(quán)利要求1所述的調(diào)整接觸電阻的工藝方法，其特征在于，所述第一金屬層的材料為鈷。

7.如權(quán)利要求1所述的半導體工藝方法，其特征在于，采用物理氣相沉積的方法沉積所述第二金屬。

8.如權(quán)利要求7所述的調(diào)整接觸電阻的工藝方法，其特征在于，所述第二金屬為鈦，所述反應(yīng)氣體為氮氣，所述頂層保護層為氮化鈦。

9.如權(quán)利要求1所述的調(diào)整接觸電阻的工藝方法，其特征在于，部分所述半導體襯底的表面形成有氧化層。

10.如權(quán)利要求1-9任意一樣所述的調(diào)整接觸電阻的工藝方法，其特征在于，所述半導體襯底為P型高摻雜硅襯底，或者N型高摻雜硅襯底。