[發明專利]調整接觸電阻的工藝方法

在審

• 申請號: 201510052266.5
• 申請日: 2015-01-31
• 公開（公告）號: CN104637802A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 黃飛;李志國;楊勇;姜國偉;丁同國;曹子貴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體技術領域，尤其涉及一種調整接觸電阻的工藝方法。

背景技術

隨著以電子通訊技術為代表的現代高科技產業的不斷發展，世界集成電路產業總產值以每年超過30％的速度發展。在器件的特征尺寸(CD，Critical?Dimension)進入深亞微米階段后，在現有技術的半導體工藝制程中，為了降低半導體襯底與接觸電極之間的接觸阻值，通常會通過硅和金屬在生成硅化金屬化合物(Salicide)，從而降低電阻。

通常，通過改變鈷金屬層的厚度，或者金屬層后續的退火溫度，調節鈷硅合金的電阻值。

發明內容

本發明的目的在于，提供一種調整接觸電阻的工藝方法，用于調整合金層與半導體襯底之間的接觸電阻，降低接觸電阻。

為解決上述技術問題，本發明提供一種調整接觸電阻的工藝方法，包括：

提供半導體襯底；

沉積第一金屬層，所述第一金屬層覆蓋所述半導體襯底；

在所述第一金屬層上沉積第二金屬，在開始沉積所述第二金屬時延遲一預定時間通入一反應氣體，使得所述第二金屬與所述反應氣體形成一頂層保護層。

可選的，所述預定時間為1s-3s。

可選的，在形成所述頂層保護層之后還進行一快速熱退火過程，所述第一金屬層與所述半導體襯底相接觸的部分形成一合金層。

可選的，進行一快速熱退火過程之后，去除所述頂層保護層以及剩余的所述第一金屬層。

可選的，所述合金層的厚度為

可選的，所述第一金屬層的材料為鈷。

可選的，采用物理氣相沉積的方法沉積所述第二金屬。

可選的，所述第二金屬為鈦，所述反應氣體為氮氣，所述頂層保護層為氮化鈦。

可選的，部分所述半導體襯底的表面形成有氧化層。

可選的，所述半導體襯底為P型高摻雜硅襯底，或者N型高摻雜硅襯底。

本發明提供的調整接觸電阻的工藝方法中，在開始沉積第二金屬時延遲一預定時間通入反應氣體，形成頂層保護層，使得與第一金屬層相接觸部分的頂層保護層中第二金屬的含量高，增加了頂層保護層的延展性，從而使最后形成合金層厚度變化，并且合金層邊緣與中心的厚度更加均勻，因此，可以調整合金層的接觸電阻。并且，根據預定時間的不同，合金層的電阻值也不相同。此外，經過本發明的調整接觸電阻的工藝方法之后，可以使得不同摻雜類型的半導體襯底的接觸電阻的更匹配。

附圖說明

圖1為本發明一實施例中調整接觸電阻的工藝方法的流程圖；

圖2a-2c為本發明一實施例調整接觸電阻的工藝方法中各步驟對應的半導體結構的剖面圖；

圖3為本發明一實施例形成接觸電極的半導體結構剖面結構的示意圖；

圖4為本發明一實施例中N型高摻雜硅襯底的接觸電阻關系曲線；

圖5為本發明一實施例中P型高摻雜硅襯底的接觸電阻關系曲線；

圖6為本發明一實施例中接觸電極的損壞電壓的關系曲線；

圖7為本發明一實施例中接觸電極的漏電流的關系曲線；。

具體實施方式

下面將結合示意圖對本發明的調整接觸電阻的工藝方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為?對于本領域技術人員的廣泛知道，而并不作為對本發明的限制。

在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

本發明的核心思想在于，提供一種調整接觸電阻的工藝方法，在開始沉積第二金屬時延遲一預定時間通入反應氣體，形成頂層保護層，使得與第一金屬層相接觸部分的頂層保護層中第二金屬的含量高，增加頂層保護層的延展性，從而使最后形成合金層厚度變化，并且合金層邊緣與中心的厚度更加均勻，因此，可以調整合金層的電阻值。

下文結合圖1、圖2a-圖2c以及圖3-圖7對本發明的調整接觸電阻的工藝方法進行具體說明。