[發(fā)明專利]存儲器的測試電路及測試方法

有效

• 申請?zhí)枺?/td>: 201510052256.1
• 申請日: 2015-01-31
• 公開（公告）號: CN104637544B
• 公開（公告）日: 2017-11-24
• 發(fā)明（設(shè)計）人: 錢亮
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 鄭瑋

1.一種存儲器的測試電路，用于對待測存儲器進行測試，其特征在于，包括：存儲器內(nèi)建自測電路、VPPIO輸入輸出模塊和芯片內(nèi)部固有時鐘電路；

其中，所述時鐘電路與所述存儲器內(nèi)建自測電路的時鐘接口相連，所述待測存儲器與所述存儲器內(nèi)建自測電路的數(shù)據(jù)接口、地址接口及控制接口相連，所述待測存儲器的模擬電壓輸入輸出接口與所述VPPIO輸入輸出模塊的VPPIO模擬接口相連，所述存儲器內(nèi)建自測電路的輸入接口和輸出接口分別與所述VPPIO輸入輸出模塊的數(shù)字輸入接口和數(shù)字輸出接口相連；

所述VPPIO輸入輸出模塊包括編碼電路，用于對來自測試通道中的輸入激勵進行編碼；

所述內(nèi)建自測電路設(shè)有譯碼電路，對來自測試通道或VPPIO輸入輸出模塊中的輸入激勵進行譯碼。

2.如權(quán)利要求1所述的存儲器的測試電路，其特征在于，所述VPPIO輸入輸出模塊兼容數(shù)字信號和模擬信號傳輸功能，用于傳輸測試通道的輸入激勵和內(nèi)建自測試電路以及來自待測存儲器內(nèi)的反饋信號。

3.如權(quán)利要求1所述的存儲器的測試電路，其特征在于，所述芯片內(nèi)部固有時鐘電路為振蕩器模塊或者分頻器。

4.一種存儲器的測試方法，使用如權(quán)利要求1所述的存儲器的測試電路進行測試，其特征在于，包括步驟：

采用單個測試通道將輸入激勵通過VPPIO輸入輸出模塊傳輸?shù)絻?nèi)建自測電路模塊，或者通過VPPIO輸入輸出模塊直接將電壓和電流等模擬信號從測試通道傳輸?shù)酱郎y存儲器；

所述內(nèi)建自測電路模塊譯碼并將所述輸入激勵轉(zhuǎn)換為并行信號，再將所述并行信號輸入至所述待測存儲器；

通過所述內(nèi)建自測電路模塊和VPPIO輸入輸出模塊接收來自待測存儲器的反饋信號，判斷所述反饋信號和預期的信號是否一致，從而實現(xiàn)對待測存儲器的測試。

5.如權(quán)利要求4所述的存儲器的測試方法，其特征在于，所述VPPIO輸入輸出模塊兼容數(shù)字信號和模擬信號傳輸功能，用于傳輸測試通道的輸入激勵和內(nèi)建自測試電路以及來自待測存儲器內(nèi)的反饋信號。

6.如權(quán)利要求5所述的存儲器的測試方法，其特征在于，所述內(nèi)建自測電路控制所述VPPIO輸入輸出模塊傳輸數(shù)字信號或是模擬信號。

7.如權(quán)利要求6所述的存儲器的測試方法，其特征在于，所述內(nèi)建自測電路控制所述VPPIO輸入輸出模塊處于輸入狀態(tài)或是輸出狀態(tài)。

8.如權(quán)利要求4所述的存儲器的測試方法，其特征在于，所述芯片內(nèi)部固有時鐘電路為振蕩器模塊或者分頻器。

9.如權(quán)利要求4所述的存儲器的測試方法，其特征在于，所述反饋信號包括數(shù)字信號和模擬信號。

10.如權(quán)利要求4所述的存儲器的測試方法，其特征在于，所述內(nèi)建自測電路設(shè)有譯碼電路，對來自測試通道的輸入激勵進行譯碼，所述輸入激勵遵循編碼規(guī)則，使所述譯碼電路讀取所述輸入激勵。