[發明專利]CIS產品TSV孔底部PAD表面絕緣層的刻蝕方法

在審

• 申請號: 201510048223.X
• 申請日: 2015-01-30
• 公開（公告）號: CN104600026A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 馮光建;張文奇
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海海頌知識產權代理事務所(普通合伙) 31258
• 代理人: 任益

技術領域

本發明涉及半導體技術領域，特別是涉及一種CIS產品TSV孔底部PAD表面絕緣層的刻蝕方法。

背景技術

隨著半導體技術的發展，集成電路的特征尺寸不斷縮小，器件互連密度不斷提高。尤其是CIS產品，像素越來越大，從最初的百萬級到現在的千萬級，這樣傳統的二維封裝已經不能滿足業界的需求，因此基于TSV垂直互連的疊層封裝方式以其短距離互連和高密度集成的關鍵技術優勢，逐漸引領了封裝技術發展的趨勢。

TSV技術包括如下的關鍵工藝：通孔蝕刻，制作絕緣層，通孔填充，芯片減薄與堆疊等。其中制作絕緣層是不可被忽視的一步，這直接影響了TSV的互聯特性。傳統的絕緣層制作一般是利用PECVD的方式在通孔內直接沉積絕緣材料，這樣本來應該用作互聯的PAD金屬也被絕緣層覆蓋住，因此必須利用后續刻蝕工藝對其表面進行絕緣層移除。

目前業界主要利用干法蝕刻的方式對PAD表面進行絕緣層去除，一般流程包括：光阻涂布，曝光顯影以及刻蝕等。這里會涉及到如下問題：

1）光阻涂布工藝一般利用噴膠的方式進行，此種方式會導致TSV孔底部，側壁和上面開口的邊緣部位的光阻厚度不一致，以至于在后續刻蝕工藝中不該被刻蝕的區域尤其是TSV孔上部開口的邊上因為光阻擋不住造成損傷；

2）隨著TSV孔的深度越來越深，孔徑越來越小，因此TSV孔底部PAD上面的曝光和顯影會變得越來越困難，并且顯影后也很難檢測底部是否顯影完全，而一旦有光阻殘留在PAD表面的絕緣層上，那么此次的絕緣層移除就會失敗，最終導致互聯的失效。

針對這個問題，目前業界針對深寬比小的簡單TSV工藝逐漸嘗試不用曝光顯影工藝，直接進行干法刻蝕，由于絕緣層沉積時存在負載效應，因此TSV孔底部、側壁、上開口處與晶圓背面的絕緣層厚度都不一樣，尤其是TSV孔底部PAD表面的絕緣層厚度與晶圓背面的差異較大，因此利用合適的干法刻蝕工藝可以使TSV底部絕緣層移除，還能在晶圓背部表面剩余適當厚度絕緣層。

干法刻蝕同樣存在負載效應，即晶圓背表面刻蝕速率快，TSV孔底部刻蝕速率慢，而為了保證TSV孔底部絕緣層被完全移除，就需要對TSV孔底部進行過刻蝕，而過刻蝕同樣會加快晶圓背表面的絕緣層的去除率，最終可能導致晶圓背表面某些區域尤其是TSV孔上部開口邊上的絕緣層被刻蝕掉，使絕緣失效，增加上表面覆蓋絕緣層的厚度，則TSV孔底部絕緣層厚度也會增加，增大了刻蝕工藝的難度。

發明內容

針對這個問題，本發明提供了一種CIS產品TSV孔底部PAD表面絕緣層的刻蝕方法，可以利用較強的過刻蝕工藝保證TSV孔底部PAD表面絕緣層被成功刻蝕，又有效避免了晶圓背表面的絕緣層被破壞，本發明工藝簡單，省去了工藝難度較高的黃光工藝，降低了刻蝕難度，節省了工藝成本。

一種CIS產品TSV孔底部PAD表面絕緣層的刻蝕方法，其包括以下步驟：

（1）、在晶圓背表面沉積第一絕緣層；

（2）、通過黃光和蝕刻工藝刻蝕出TSV孔；

（3）、在TSV孔內和第一上沉積第二絕緣層；

（4）、對開TSV孔的一面進行整面刻蝕，將孔內PAD上面絕緣層去除。

其進一步改進在于：步驟（1）、步驟（3）中，所述第一絕緣層為具有絕緣能力的無機氧化物或者有機絕緣物質膜；所述無機氧化物為氧化物、氮化物、氮氧化物、碳化物；所述絕緣物質膜為涂布光阻、電泳漆、高分子薄膜、干膜；

步驟（2）中，黃光工藝包括光阻涂布、曝光顯影工藝，刻蝕采用干法刻蝕；

步驟（4）中，整面刻蝕為干法刻蝕；

第一絕緣層的刻蝕速率與晶圓體的刻蝕速率一致；

第一絕緣層與第二絕緣層采用不同的材料。

本發明所述的CIS產品TSV孔底部PAD表面絕緣層的刻蝕方法的有益效果是：

1）本發明中兩次沉積的絕緣層厚度可以單獨調節，且可以是不同材質的薄膜，這樣在后續的PAD表面絕緣層去除中，就可以利用選擇比不同的蝕刻工藝來對PAD表面絕緣層進行過蝕刻且不用擔心晶圓背表面絕緣層被破壞；

2）省去了工藝難度較高的黃光工藝，節省了工藝成本；

3）TSV孔上開口邊上有絕緣層保護，保護了下面的硅面的TSV孔的上開口邊緣，使其不至于在干法刻蝕中被損傷到。

附圖說明