[發(fā)明專利]應用于AVS的關鍵路徑擬合電路有效
| 申請?zhí)枺?/td> | 201510047743.9 | 申請日： | 2015-01-29 |
| 公開（公告）號： | CN104731095B | 公開（公告）日： | 2017-06-30 |
| 發(fā)明（設計）人： | 羅萍;張翔;王東俊;包毅;周才強 | 申請（專利權）人： | 電子科技大學 |
| 主分類號： | G05D1/02 | 分類號： | G05D1/02 |
| 代理公司： | 成都點睛專利代理事務所(普通合伙)51232 | 代理人： | 敖歡,葛啟函 |
| 地址： | 611731 四川省成*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 應用于 avs 關鍵 路徑 擬合 電路 | ||
1.一種應用于AVS的關鍵路徑擬合電路，其特征在于，包括：數(shù)控振蕩器單元、復位控制邏輯單元、互連線延時單元、邏輯門延時單元、任務選擇器單元以及輸出緩沖級單元；所述數(shù)控振蕩器單元接收數(shù)字負載工作頻率信號，并根據(jù)該信號產(chǎn)生與負載頻率相同的周期振蕩信號，該周期振蕩信號分成兩路：一路送入復位控制邏輯單元，用于每個周期對互連線延時單元與邏輯門延時單元進行復位，另一路作為輸入時鐘送入互連線延時單元，經(jīng)過相當于實際負載互連線的延時后產(chǎn)生輸出信號DL-wire；輸出信號DL-wire作為第一邏輯門延時單元的輸入，任務選擇器接收數(shù)字負載工作任務控制信號，根據(jù)該控制信號選擇與負載工作任務關鍵路徑長度相一致的邏輯門延時單元，邏輯門延時單元輸出的延時信號送入到任務選擇器，任務選擇器輸出邏輯門延時信號DL-logic，得到關鍵路徑的擬合輸出，從而使總輸出延時等于實際負載關鍵路徑的延時。
2.根據(jù)權利要求1所述的應用于AVS的關鍵路徑擬合電路，其特征在于：任務選擇器輸出邏輯門延時信號DL-logic經(jīng)過輸出緩沖級單元緩沖后，得到關鍵路徑的擬合輸出。
3.根據(jù)權利要求1所述的應用于AVS的關鍵路徑擬合電路，其特征在于：包括依次串聯(lián)的多個邏輯門延時單元。
4.根據(jù)權利要求1所述的應用于AVS的關鍵路徑擬合電路，其特征在于：對互連線延時的擬合是針對數(shù)字負載內(nèi)部各模塊間進行數(shù)據(jù)傳輸?shù)陌肴中盘柧€。
5.根據(jù)權利要求1所述的應用于AVS的關鍵路徑擬合電路，其特征在于：互連線延時單元由中繼器、等效互連線電阻Rmetal、等效互連線電容CMIM級聯(lián)構成。
6.根據(jù)權利要求5所述的應用于AVS的關鍵路徑擬合電路，其特征在于：所述中繼器由反相器進行模擬，其放置的位置與個數(shù)與實際數(shù)字負載互連線相一致。
7.根據(jù)權利要求5所述的應用于AVS的關鍵路徑擬合電路，其特征在于：電阻Rmetal為金屬薄層電阻；電容CMIM為金屬層間的MIM電容，使用靜態(tài)時序分析得到數(shù)字負載互連線長度的相關信息，根據(jù)實際負載互連線的長度確定等效Rmetal與CMIM的值。
8.根據(jù)權利要求1所述的應用于AVS的關鍵路徑擬合電路，其特征在于：邏輯門延時單元由反相器與或非門的級聯(lián)結構組成。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于電子科技大學，未經(jīng)電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201510047743.9/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
